久久精品国产清自在天天线,黑人粗大猛烈进出高潮视频

2019-11-08 14:26 來源：京東作者：京東

國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）

編輯推薦:　　《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》旨在使VHDL成為簡(jiǎn)單實(shí)用的硬件描述語言。
　　許多工程師在首次使用VHDL（超高速集成電路硬件描述語言）的時(shí)候都會(huì)有很多不清楚的地方?！秶?guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》通過清晰的組織填補(bǔ)了VHDL語言和通過邏輯綜合產(chǎn)生的硬件之間的差異。從基本的組合邏輯、類型和操作符出發(fā)，《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》還涵蓋了特殊結(jié)構(gòu)的內(nèi)容，如三態(tài)總線、寄存器堆和存儲(chǔ)器。此外，《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》還著眼于討論更高層次的主題，例如怎么開發(fā)自己的程序包，如何編寫測(cè)試程序，如何使用全部的可綜合類型等。
　　第3版已經(jīng)做了大幅度的修改以包含進(jìn)VHDL-2008的新特征。這些新特征包括如何實(shí)現(xiàn)定點(diǎn)數(shù)和浮點(diǎn)數(shù)硬件結(jié)構(gòu)的邏輯綜合。該大幅度的修改正好說明了邏輯綜合目前已經(jīng)使用得非常廣泛。為了更好地展示新版本的一些特征，《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》還包含一個(gè)完整的設(shè)計(jì)實(shí)例——數(shù)字濾波器設(shè)計(jì)，包括濾波器硬件的設(shè)計(jì)和測(cè)試平臺(tái)的設(shè)計(jì)。
　　本版本的新內(nèi)容如下：
　　·應(yīng)用范圍廣泛的VHDL常用子集。該子集可以工作在一系列不同類型的綜合系統(tǒng)中。
　　·一類設(shè)計(jì)風(fēng)格。該風(fēng)格會(huì)延長(zhǎng)設(shè)計(jì)的使用壽命，極大程度實(shí)現(xiàn)設(shè)計(jì)復(fù)用，并使設(shè)計(jì)具有良好的重定向性。
　　·以一個(gè)數(shù)字濾波器為大規(guī)模設(shè)計(jì)的實(shí)例，介紹了設(shè)計(jì)目標(biāo)、設(shè)計(jì)過程、測(cè)試策略和測(cè)試程序等內(nèi)容。
　　·如何編寫測(cè)試程序，以及介紹基于測(cè)試的設(shè)計(jì)策略。
　　·數(shù)據(jù)通路的設(shè)計(jì)，包括整型、定點(diǎn)和浮點(diǎn)算術(shù)單元、邏輯電路、移位器、三態(tài)總線、RAM、ROM、狀態(tài)機(jī)和解碼器。
　　《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》的重點(diǎn)在于介紹邏輯綜合?！秶?guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》的讀者主要是專業(yè)的用VHDL進(jìn)行邏輯綜合的硬件工程師，以及那些雖然對(duì)如何用VHDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)較為生疏，但是對(duì)數(shù)字系統(tǒng)很熟悉的工程師?！秶?guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》完整地介紹了使用VHDL進(jìn)行邏輯綜合的知識(shí)和工具。《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》還適合于微電子、半導(dǎo)體、超大規(guī)模集成電路和數(shù)字設(shè)計(jì)等相關(guān)專業(yè)的研究生使用。

內(nèi)容簡(jiǎn)介:　　《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》側(cè)重于介紹面向邏輯綜合的VHDL程序的編寫方法，全面介紹了可綜合的VHDL語法條款。但是，考慮到測(cè)試工作的重要性，《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》也介紹了一部分實(shí)用的與編寫測(cè)試平臺(tái)有關(guān)的VHDL語法。
　　《國(guó)外數(shù)字系統(tǒng)設(shè)計(jì)經(jīng)典教材系列：用于邏輯綜合的VHDL（第3版）》的讀者對(duì)象是數(shù)字系統(tǒng)設(shè)計(jì)工程師和正在學(xué)習(xí)邏輯綜合技術(shù)的碩士研究生。

作者簡(jiǎn)介:　　劉雷波，博士，清華大學(xué)教授、博士生導(dǎo)師。長(zhǎng)期致力于超大規(guī)模集成電路設(shè)計(jì)，可重構(gòu)計(jì)算軟硬件架構(gòu)，移動(dòng)計(jì)算等的研究工作?，F(xiàn)任清華大學(xué)微電子所所長(zhǎng)助理，清華大學(xué)移動(dòng)計(jì)算中心副主任，A-SSCC（亞洲固態(tài)電路會(huì)議）技術(shù)委員會(huì)成員，IEEE TVLSI/TCAS等。

目錄:第1章引言
1.1 VHDL設(shè)計(jì)周期
1.2 VHDL的起源
1.3 標(biāo)準(zhǔn)化過程
1.4 VHDL標(biāo)準(zhǔn)的統(tǒng)
1.5 可移植性

第2章寄存器傳輸級(jí)設(shè)計(jì)
2.1 RTL設(shè)計(jì)階段
2.2 電路舉例
2.3 確定數(shù)據(jù)運(yùn)算
2.4 確定數(shù)據(jù)精度
2.5 確定所用資源
2.6 運(yùn)算資源的配置
2.7 設(shè)計(jì)控制器
2.8 設(shè)計(jì)復(fù)位機(jī)制
2.9 RTL設(shè)計(jì)的VHDL描述
2.10 綜合結(jié)果

第3章組合邏輯
3.1 設(shè)計(jì)單元
3.2 實(shí)體和結(jié)構(gòu)體
3.3 仿真模型
3.4 綜合模板
3.5 信號(hào)和端口
3.6 初始值
3.7 簡(jiǎn)單信號(hào)的賦值
3.8 條件信號(hào)賦值
3.9 受選信號(hào)賦值
3.10 樣例

第4章基本類型
4.1 可綜合的類型
4.2 標(biāo)準(zhǔn)類型
4.3 標(biāo)準(zhǔn)操作符
4.4 比特（bit）類型
4.5 布爾（boolean）類型
4.6 整數(shù)（Integer）類型
4.6.1 Type Integer
4.6.2 自定義整數(shù)
4.6.3 整數(shù)子類型
4.6.4 綜合解釋
4.7 枚舉類型
4.8 多值邏輯類型
4.9 記錄
4.10 數(shù)組
4.11 集合體、字符串和位串
4.12 屬性
4.12.1 整數(shù)類型和枚舉類型
4.12.2 數(shù)組屬性
4.13 關(guān)于被選中信號(hào)賦值的幾個(gè)問題

第5章操作符
5.1 標(biāo)準(zhǔn)操作符
5.2 操作符的優(yōu)先級(jí)
5.3 布爾操作符
5.4 比較操作符
5.4.1 綜合解釋
5.4.2 整數(shù)類型和枚舉類型
5.4.3 數(shù)組類型
5.5 移位操作符
5.5.1 固定移位位數(shù)
5.5.2 可變移位位數(shù)
5.6 算術(shù)操作符
5.6.1 綜合解釋
5.6.2 正號(hào)
5.6.3 負(fù)號(hào)
5.6.4 求絕對(duì)值操作符abs
5.6.5 加法操作符
5.6.6 減法操作符
5.6.7 乘法操作符
5.6.8 除法操作符
5.6.9 求模操作符
5.6.10 求余操作符
5.6.11 冪指數(shù)操作符
5.7 拼接操作符

第6章綜合類型
6.1 綜合類型系統(tǒng)
6.2 使程序包可見
6.2.1 情景1：由供應(yīng)商提供的VHDL-2008程序包
6.2.2 情景2：使用VHDL-1993兼容程序包
6.2.3 VHDL-2008 Context（上下文）聲明
6.3 邏輯類型- Std_Logic_1164
6.3.1 std-logic-位邏輯類型
6.3.2 std-logic-vector-多位邏輯類型
6.3.3 操作符
6.3.4 比較操作符
6.3.5 布爾操作符
6.3.6 移位操作符
6.4 數(shù)值類型-Numeric-Std
6.4.1 所提供的類型
6.4.2 Resize函數(shù)
6.4.3 操作符
6.4.4 比較操作符
6.4.5 布爾操作符
6.4.6 移位操作符
6.4.7 算術(shù)操作符
6.5 定點(diǎn)類型- Fixed_Pkg
6.5.1 提供的類型
6.5.2 溢出模式和下溢模式
6.5.3 Resize函數(shù)
6.5.4 操作符
6.5.5 比較操作符
6.5.6 布爾操作符
6.5.7 移位操作符
6.5.8 算術(shù)操作符
6.5.9 實(shí)用函數(shù)
6.6 浮點(diǎn)類型-Float_Pkg
6.6.1 Float類型
6.6.2 解釋浮點(diǎn)數(shù)
6.6.3 溢出，下溢和錯(cuò)誤模式
6.6.4 舍入模式
6.6.5 模式選擇
6.6.6 函數(shù)和操作符
6.6.7 分類函數(shù)
6.6.8 操作符
6.6.9 比較操作符
6.6.10 布爾操作符
6.6.11 算術(shù)操作符
6.6.12 Resize函數(shù)
6.6.13 實(shí)用函數(shù)
6.7 類型轉(zhuǎn)換
6.7.1 位保留轉(zhuǎn)換
……
第7章 Std-Logic-Arith（標(biāo)準(zhǔn)算術(shù)
第8章時(shí)序VHDL
第9章寄存器
第10章層次結(jié)構(gòu)
第11章子程序
第12章特殊結(jié)構(gòu)
第13章測(cè)試平臺(tái)
第14章庫(kù)
第15章案例分析
附錄A 程序包列表
附錄B 語法參考
參考文獻(xiàn)

相關(guān)商品