編輯推薦:　　（1）系統(tǒng)性強(qiáng)：《數(shù)字邏輯與數(shù)字系統(tǒng)》組織結(jié)構(gòu)合理、思路清晰。以“基礎(chǔ)→原理→器件→系統(tǒng)”為主線，幫助學(xué)生建立數(shù)字系統(tǒng)的概念。
　?。?）論述簡(jiǎn)潔：每章每節(jié)盡量不超過五部分內(nèi)容，這樣便于讀者記憶和理解。
　?。?）時(shí)代性強(qiáng)：介紹新技術(shù)和新方法，反映學(xué)科前沿方向，適應(yīng)數(shù)字技術(shù)快速發(fā)展的需要。
　?。?）實(shí)踐性好：增加了實(shí)驗(yàn)和應(yīng)用所需的內(nèi)容，以期在教學(xué)過程中，將理論教學(xué)更緊密地與實(shí)踐教學(xué)相結(jié)合，促進(jìn)學(xué)生的思維啟發(fā)和能力培養(yǎng)。

內(nèi)容簡(jiǎn)介:　　數(shù)字邏輯與數(shù)字系統(tǒng)課程是電子信息類專業(yè)學(xué)生必修的專業(yè)主干課程?！稊?shù)字邏輯與數(shù)字系統(tǒng)》共5章：第1章是數(shù)字邏輯基礎(chǔ)部分，具體包括數(shù)字技術(shù)的相關(guān)概念、數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)及邏輯門電路等內(nèi)容；第2章是組合邏輯電路部分，講述了邏輯電路的描述方法、組合邏輯電路的分析與設(shè)計(jì)方法和常用的MSI組合邏輯器件的原理及其應(yīng)用；第3章是時(shí)序邏輯電路部分，講述了時(shí)序邏輯電路中基本的雙穩(wěn)態(tài)元件、時(shí)序邏輯電路的分析與設(shè)計(jì)方法和常用的MSI時(shí)序邏輯器件的原理及其應(yīng)用；第4章是可編程邏輯器件部分，講述了可編程邏輯的基本概念、簡(jiǎn)單可編程邏輯、復(fù)雜可編程邏輯和硬件描述語(yǔ)言VHDL的基礎(chǔ)知識(shí)內(nèi)容；最后一章講述了數(shù)字系統(tǒng)的描述工具、小型控制器的設(shè)計(jì)、簡(jiǎn)易計(jì)算機(jī)的設(shè)計(jì)、A/D和D/A轉(zhuǎn)換以及PCM編碼的原理。另外，《數(shù)字邏輯與數(shù)字系統(tǒng)》為了進(jìn)一步體現(xiàn)其實(shí)踐性，在附錄部分給出了數(shù)字邏輯課程實(shí)驗(yàn)指導(dǎo)，門電路、器件及其型號(hào)和引腳圖等內(nèi)容。《數(shù)字邏輯與數(shù)字系統(tǒng)》配套教學(xué)資源有PPT、習(xí)題解答等，課程網(wǎng)站見西安交通大學(xué)課程中心。

作者簡(jiǎn)介:　　朱正東，1991年起任西安交通大學(xué)講師，1997-1999年工作于新加坡，2001年起擔(dān)任信息類本科主干課程“數(shù)字邏輯電路”、“匯編語(yǔ)言程序設(shè)計(jì)”等的主講教師。

目錄:第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)字技術(shù)的相關(guān)概念
1.1.1 物理量的表示
1.1.2 數(shù)字系統(tǒng)與數(shù)字技術(shù)
1.2 數(shù)制與編碼
1.2.1 數(shù)制及其相互轉(zhuǎn)換
1.2.2 數(shù)的表示及其運(yùn)算
1.2.3 十進(jìn)制數(shù)的代碼表示及其運(yùn)算
1.2.4 可靠性編碼
1.3 邏輯代數(shù)基礎(chǔ)
1.3.1 邏輯代數(shù)常用概念及邏輯運(yùn)算
1.3.2 邏輯代數(shù)的定律、定理及規(guī)則
1.3.3 邏輯函數(shù)的表示
1.3.4 邏輯函數(shù)的化簡(jiǎn)
1.4 邏輯門電路
1.4.1 早期邏輯門
1.4.2 晶體管-晶體管邏輯（TTL）
1.4.3 MOS晶體管邏輯
1.4.4 集成電路
習(xí)題

第2章 組合邏輯電路
2.1 邏輯電路的描述
2.1.1 框圖
2.1.2 電路圖
2.1.3 時(shí)序圖
2.2 組合邏輯電路分析與設(shè)計(jì)
2.2.1 組合邏輯電路分析
2.2.2 組合邏輯電路設(shè)計(jì)
2.3 組合電路中的競(jìng)爭(zhēng)與險(xiǎn)象
2.3.1 競(jìng)爭(zhēng)
2.3.2 險(xiǎn)象
2.3.3 險(xiǎn)象的判別
2.3.4 險(xiǎn)象的消除
2.4 常用MSI組合邏輯器件
2.4.1 譯碼器與編碼器
2.4.2 數(shù)據(jù)分配器與多路選擇器
2.4.3 三態(tài)緩沖器
2.4.4 比較器與加法器
習(xí)題

第3章 時(shí)序邏輯電路
3.1 時(shí)序邏輯電路基礎(chǔ)
3.1.1 時(shí)序電路概述
3.1.2 時(shí)序電路的雙穩(wěn)態(tài)元件
3.2 同步時(shí)序電路的分析與設(shè)計(jì)
3.2.1 同步時(shí)序電路的分析
3.2.2 同步時(shí)序電路的設(shè)計(jì)
3.2.3 同步時(shí)序電路設(shè)計(jì)舉例
3.3 脈沖異步時(shí)序電路的分析與設(shè)計(jì)
3.3.1 脈沖異步時(shí)序電路概述
3.3.2 脈沖異步時(shí)序電路的分析
3.3.3 脈沖異步時(shí)序電路的設(shè)計(jì)
3.4 常用時(shí)序邏輯器件
3.4.1 計(jì)數(shù)器
3.4.2 寄存器
3.4.3 脈沖發(fā)生器
習(xí)題

第4章 可編程邏輯器件
4.1 可編程邏輯概述
4.1.1 PLD的基本結(jié)構(gòu)
4.1.2 PLD的編程工藝和表示方法
4.1.3 PLD的設(shè)計(jì)過程
4.2 簡(jiǎn)單可編程邏輯器件（SPLD）
4.2.1 可編程只讀存儲(chǔ)器（PROM）
4.2.2 可編程邏輯陣列（PLA）
4.2.3 可編程陣列邏輯（PAL）
4.2.4 通用陣列邏輯（GAL）
4.3 復(fù)雜可編程邏輯（CPLD）
4.3.1 在系統(tǒng)可編程ISP器件
4.3.2 現(xiàn)場(chǎng)可編程邏輯器件（FPGA）
4.4 硬件描述語(yǔ)言（VHDL）
4.4.1 VHDL基礎(chǔ)
4.4.2 常用語(yǔ)句
4.4.3 設(shè)計(jì)實(shí)體
4.4.4 層次結(jié)構(gòu)設(shè)計(jì)
習(xí)題

第5章 數(shù)字系統(tǒng)
5.1 數(shù)字系統(tǒng)概述
5.1.1 數(shù)字系統(tǒng)的基本模型
5.1.2 數(shù)字系統(tǒng)設(shè)計(jì)方法
5.1.3 數(shù)字系統(tǒng)設(shè)計(jì)描述工具
5.2 小型控制器的設(shè)計(jì)
5.2.1 計(jì)數(shù)器型控制器
5.2.2 選擇器型控制器
5.2.3 時(shí)序型控制器
5.2.4 小型控制器設(shè)計(jì)舉例
5.3 簡(jiǎn)易數(shù)字計(jì)算機(jī)系統(tǒng)
5.3.1 框圖設(shè)計(jì)
5.3.2 控制器設(shè)計(jì)
5.3.3 邏輯部件的設(shè)計(jì)
5.4 A／D轉(zhuǎn)換和D／A轉(zhuǎn)換
5.4.1 模數(shù)A／D轉(zhuǎn)換
5.4.2 數(shù)模D／A轉(zhuǎn)換
5.4.3 PCM編碼

習(xí)題
附錄A 數(shù)字邏輯電路實(shí)驗(yàn)
A1.1 基礎(chǔ)知識(shí)
A1.1.1 實(shí)驗(yàn)的基本過程
A1.1.2 實(shí)驗(yàn)操作規(guī)范和常見故障檢查方法
A1.1.3 數(shù)字集成電路特點(diǎn)及使用須知
A1.1.4 數(shù)字邏輯電路的測(cè)試方法
A1.2 數(shù)字邏輯電路基本實(shí)驗(yàn)
A1.2.1 軟件工具的使用
A1.2.2 器件測(cè)試實(shí)驗(yàn)
A1.2.3 分析和設(shè)計(jì)實(shí)驗(yàn)
A1.3 綜合設(shè)計(jì)實(shí)驗(yàn)
A1.3.1 設(shè)計(jì)實(shí)驗(yàn)一 數(shù)字時(shí)鐘設(shè)計(jì)
A1.3.2 設(shè)計(jì)實(shí)驗(yàn)二 電子密碼鎖設(shè)計(jì)
A1.3.3 設(shè)計(jì)實(shí)驗(yàn)三 出租車計(jì)價(jià)器設(shè)計(jì)
A1.3.4 可參考選擇題目
附錄B 門電路、器件及其型號(hào)和引腳圖
參考文獻(xiàn)