久久久久亚洲av片无码v,精品久久久久一区二区作者

2020-04-23 18:05 來源：京東作者：京東

基于Xilinx FPGA的多核嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)（附光盤1張）

內(nèi)容簡介:　　《基于Xilinx FPGA的多核嵌入式系統(tǒng)設(shè)計(jì)基礎(chǔ)》系統(tǒng)地介紹了基于Xilinx公司FPGA的多核嵌入式系統(tǒng)設(shè)計(jì)的方法、步驟和相關(guān)軟件的使用方法。在講述搭建多核架構(gòu)，核間通信，軟、硬件協(xié)同調(diào)試的基礎(chǔ)上，深入討論了多核設(shè)計(jì)中的實(shí)際工程問題和許多實(shí)用的調(diào)試技巧。
　　本書內(nèi)容包括：Xilinx軟、硬核處理器介紹；Xilinx FPGA產(chǎn)品介紹；多核嵌入式通信系統(tǒng)的開發(fā)環(huán)境；軟、硬件設(shè)計(jì)流程介紹；相關(guān)總線與通信機(jī)制介紹及對多核架構(gòu)前景的展望。
　　本書是在Xilinx公司大學(xué)計(jì)劃的支持下完成的。由于是針對教學(xué)和科研中的實(shí)際問題進(jìn)行討論和闡述，因此本書中所有的工程和例程都在本書隨書光盤中給出并全部經(jīng)過實(shí)際測試。本書可作為高等院校電子類和通信類等專業(yè)本科生、研究生的教材，亦可作為相關(guān)科研人員的工具書和參考書。

目錄:第1章緒論
1.1 FPGA的發(fā)展歷程及特性介紹
1.2 Microblaze軟核的介紹
1.2.1 Microblaze的流水線結(jié)構(gòu)
1.2.2 Microblaze中斷機(jī)制
1.2.3 Microblaze的緩存機(jī)制和MMU
1.3 PowerPC405硬核介紹
1.4 Xilinx FPGA產(chǎn)品介紹
1.4.1 Spartan系列產(chǎn)品
1.4.2 Virtex系列產(chǎn)品
1.5 本章小結(jié)
第2章多核系統(tǒng)設(shè)計(jì)環(huán)境與設(shè)計(jì)流程
2.1 開發(fā)軟件簡介
2.1.1 ISE開發(fā)軟件簡介
2.1.2 ISE的安裝
2.2 利用ISE進(jìn)行硬件邏輯設(shè)計(jì)的流程
2.2.1創(chuàng)建新工程
2.2.2新建HDL源文件
2.2.3 對源文件進(jìn)行綜合以及仿真
2.3 利用XPS向?qū)нM(jìn)行多核硬件系統(tǒng)設(shè)計(jì)的流程
2.3.1 利用BSB新建一個(gè)工程
2.3.2 選擇必要外設(shè)，并進(jìn)行參數(shù)配置
2.3.3 配置啟動(dòng)內(nèi)存，并選用內(nèi)存測試文件
2.3.4 編譯源文件，生成硬件網(wǎng)表
2.3.5 下載比特流，配置FPGA
2.4 利用EDK套件進(jìn)行多核軟件開發(fā)的流程
2.4.1 在單核基礎(chǔ)上添加工程應(yīng)用
2.4.2 編輯.C文件并編譯
2.4.3 編寫用戶約束文件
2.4.4 修改MSS中的驅(qū)動(dòng)文件
2.4.5 下載比特流，配置FPGA
2.5 本章小結(jié)
第3章總線機(jī)制與核間通信機(jī)制
3.1 總線機(jī)制
3.1.1 0PB總線
3.1.2 PLB總線
3.1.3 XCL總線
3.1.4 FSL總線
3.1.5 0CM總線
3.1.6 LMB總線
3.2 核間通信機(jī)制介紹
3.2.1 Mailbox
3.2.2 Mutex
3.2.3 Shared Memo~
3.2.4 Interrupt
3.2.5 PLBv46一PLBv46 Bridge
3.2.6 FSL互連體系
3.2.7 DAM Controller
3.2.8 混合衍生體系
3.3 本章小結(jié)
第4章基于PowerPC的單核系統(tǒng)設(shè)計(jì)
4.1 簡單硬件系統(tǒng)設(shè)計(jì)
4.1.1 用BSB創(chuàng)建工程
4.1.2 分析已創(chuàng)建的工程
4.1.3 生成硬件IP網(wǎng)表文件
4.1.4 下載測試程序
4.2 添加IP核到硬件系統(tǒng)
4.2.1 打開工程
……
第5章多核嵌入式系統(tǒng)硬件設(shè)計(jì)實(shí)線
第6章多核嵌入式系統(tǒng)軟件開發(fā)
第7章多核結(jié)構(gòu)的價(jià)值與發(fā)展前景
參考文獻(xiàn)

相關(guān)商品