內(nèi)容簡(jiǎn)介:　　《數(shù)字電路與系統(tǒng)設(shè)計(jì)基礎(chǔ)（第2版）》保持第一版以計(jì)算機(jī)組成方框?yàn)榫€索介紹數(shù)字技術(shù)的基本原理和用數(shù)字功能模塊構(gòu)建數(shù)字系統(tǒng)的方法與理念的結(jié)構(gòu)。其特色是以設(shè)計(jì)為綱，以系統(tǒng)設(shè)計(jì)為中心，突出現(xiàn)代設(shè)計(jì)方法。例如除介紹傳統(tǒng)的分析設(shè)計(jì)方法外，增添了用模塊結(jié)合算法實(shí)現(xiàn)組合邏輯電路，按算法流程圖或ASM圖并以模塊為中心實(shí)現(xiàn)時(shí)序邏輯電路，以及用存儲(chǔ)器配合微程序方法設(shè)計(jì)控制器等。還增加了關(guān)于SCFL高速器件的介紹。各章內(nèi)容的編排與格式也有所創(chuàng)新。
　　《數(shù)字電路與系統(tǒng)設(shè)計(jì)基礎(chǔ)（第2版）》可作為高等學(xué)校電氣類、電子信息類、自動(dòng)化類等專業(yè)“數(shù)字電子技術(shù)”類課程64學(xué)時(shí)（不含第9章）或80-96學(xué)時(shí)（含第9章）的教材，或作為“數(shù)字電子技術(shù)”、“數(shù)字系統(tǒng)課程設(shè)計(jì)”兩門課程的合用教材，也可供相關(guān)學(xué)科的工程技術(shù)人員參考。

作者簡(jiǎn)介:　　黃正瑾，1942年出生于江蘇揚(yáng)州，現(xiàn)為東南大學(xué)教授。曾長(zhǎng)期教授數(shù)字電路、電子系統(tǒng)設(shè)計(jì)、EDA及相關(guān)實(shí)踐課程，并主持東南大學(xué)的大學(xué)生電子設(shè)計(jì)競(jìng)賽培訓(xùn)及大學(xué)生課外創(chuàng)新活動(dòng)。
　　黃教授1965年畢業(yè)于南京工學(xué)院無(wú)線電工程系，曾任大學(xué)生電子設(shè)計(jì)競(jìng)賽全國(guó)專家組專家，江蘇省專家組組長(zhǎng)。主要著作有：《計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)》、《在系統(tǒng)編程技術(shù)及其應(yīng)用》（第二版獲2001年教育部2等獎(jiǎng)）、《CPLD電路設(shè)計(jì)技術(shù)入門到應(yīng)用》、《大學(xué)生電子設(shè)計(jì)競(jìng)賽賽題解析》等。

目錄:第0章緒論
0.1 數(shù)字信號(hào)與數(shù)字電路
0.1.1 數(shù)字信號(hào)的特點(diǎn)
0.1.2 數(shù)字信號(hào)的優(yōu)點(diǎn)
0.2 數(shù)字系統(tǒng)的實(shí)現(xiàn)方法
0.2.1 全硬件實(shí)現(xiàn)
0.2.2 程序+存儲(chǔ)器的實(shí)現(xiàn)方法
0.3 計(jì)算機(jī)的基本結(jié)構(gòu)與運(yùn)行方式
0.3.1 計(jì)算機(jī)的基本結(jié)構(gòu)
0.3.2 計(jì)算機(jī)的運(yùn)行方式
*0.4 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
0.5 本書(shū)的主要內(nèi)容與學(xué)習(xí)方法
總結(jié)
習(xí)題

第1章數(shù)字系統(tǒng)中的數(shù)制和碼制
1.1 數(shù)字系統(tǒng)中的數(shù)制
1.1.1 十進(jìn)制
1.1.2 R進(jìn)制
1.1.3 二進(jìn)制
1.1.4 二進(jìn)制的優(yōu)點(diǎn)
1.1.5 數(shù)制間的轉(zhuǎn)換
1.1.6 八進(jìn)制與十六進(jìn)制
1.2 數(shù)字系統(tǒng)中數(shù)的表示方法與格式
1.2.1 碼的概念（二進(jìn)制碼與循環(huán)碼）
1.2.2 實(shí)數(shù)在數(shù)字系統(tǒng)中的表示方法
*1.2.3 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
1.2.4 十進(jìn)制數(shù)的表示方法
*1.3 非數(shù)值數(shù)據(jù)在數(shù)字系統(tǒng)中的表示方法
總結(jié)
習(xí)題

第2章邏輯函數(shù)與門網(wǎng)絡(luò)
2.1 邏輯代數(shù)的基本知識(shí)
2.1.1 逐輯代數(shù)的基本運(yùn)算
2.1.2 邏輯代數(shù)的基本定律
2.1.3 邏輯代數(shù)的基本規(guī)則
2.1.4 邏輯代數(shù)的常用公式
2.1.5 邏輯運(yùn)算的完備集
2.2 邏輯函數(shù)及其描述方法
2.2.1 邏輯表達(dá)式
2.2.2 邏輯圖
2.2.3 真值表
2.2.4 卡諾圖
2.2.5 標(biāo)準(zhǔn)表達(dá)式
*2.2.6 最大項(xiàng)和標(biāo)準(zhǔn)或一與表達(dá)式
2.2.7 非完全定義邏輯函數(shù)的描述
2.3 門電路的基本知識(shí)
2.3.1 正邏輯與負(fù)邏輯
2.3.2 非門的電路模型
2.3.3 其他門電路
2.3.4 門電路的主要技術(shù)要求
2.3.5 互補(bǔ)輸出結(jié)構(gòu)與開(kāi)路門、三態(tài)門
2.3.6 數(shù)字信號(hào)的傳送與傳輸門(TG)
2.3.7 集成門電路的外部封裝
2.4 邏輯函數(shù)的簡(jiǎn)化
2.4.1 邏輯簡(jiǎn)化的意義與標(biāo)準(zhǔn)
2.4.2 公式法簡(jiǎn)化
2.4.3 卡諾圖法簡(jiǎn)化
*2.4.4 計(jì)算機(jī)輔助邏輯簡(jiǎn)化
2.5 組合邏輯電路
2.5.1 組合邏輯電路的定義與特點(diǎn)
2.5.2 組合邏輯電路的分析
2.5.3 用混合邏輯電路圖的方法描述組合邏輯電路
2.5.4 組合邏輯電路的語(yǔ)言描述
2.5.5 幾種常用的組合邏輯模塊
2.6 組合邏輯電路的設(shè)計(jì)
2.6.1 根據(jù)真值表設(shè)計(jì)
2.6.2 使用模塊根據(jù)算法設(shè)計(jì)
2.6.3 用存儲(chǔ)器與可編程邏輯器件實(shí)現(xiàn)組合邏輯電路
2.7 電子設(shè)計(jì)自動(dòng)化與邏輯模擬
*2.7.1 電子設(shè)計(jì)自動(dòng)化(EDA)概述
2.7.2 邏輯模擬
2.8 組合邏輯電路的競(jìng)爭(zhēng)與險(xiǎn)象
2.8.1 產(chǎn)生險(xiǎn)象的原因
2.8.2 消除險(xiǎn)象的方法
*2.9 組合邏輯電路設(shè)計(jì)實(shí)例
總結(jié)
習(xí)題

第3章時(shí)序邏輯電路
3.1 觸發(fā)器的原理與應(yīng)用
3.1.1 基本SR觸發(fā)器
3.1.2 鎖存器
3.1.3 觸發(fā)器的無(wú)競(jìng)態(tài)觸發(fā)方式
3.1.4 帶直接清除端的觸發(fā)器
3.1.5 觸發(fā)器的應(yīng)用
3.2 時(shí)序邏輯電路的基本結(jié)構(gòu)與描述方法
3.2.1 時(shí)序邏輯電路的基本結(jié)構(gòu)與行為特征
3.2.2 時(shí)序邏輯電路的描述方法
3.3 時(shí)序邏輯電路的分析方法
3.3.1 傳統(tǒng)的時(shí)序邏輯電路分析方法
3.3.2 以集成計(jì)數(shù)器為核心的時(shí)序邏輯電路的分析方法
3.3.3 以集成移位寄存器為核心的時(shí)序邏輯電路的分析方法
3.3.4 以集成寄存器（鎖存器）為核心的時(shí)序邏輯電路分析
3.3.5 異步時(shí)序邏輯電路的分析
3.3.6 時(shí)序邏輯電路的延時(shí)分析
3.4 時(shí)序邏輯電路的設(shè)計(jì)方法
3.4.1 傳統(tǒng)的時(shí)序邏輯電路設(shè)計(jì)方法
3.4.2 采用MSI時(shí)序邏輯功能模塊設(shè)計(jì)
3.4.3 時(shí)序邏輯電路的其他設(shè)計(jì)方法
*3.5 時(shí)序邏輯電路設(shè)計(jì)實(shí)例
總結(jié)
習(xí)題

第4章可編程邏輯器件
4.1 專用集成電路
4.1.1 掩模設(shè)計(jì)
4.1.2 編程設(shè)計(jì)
4.2 可編程邏輯器件的電路結(jié)構(gòu)
4.2.1 簡(jiǎn)單可編程邏輯器件(SPLD)
4.2.2 復(fù)雜可編程邏輯器件(CPLD)
4.2.3 現(xiàn)場(chǎng)可編程門陣列(FPGA)
4.2.4 CPLD與FPGA的性能比較
4.3 可編程邏輯器件的使用
4.3.1 PLD的設(shè)計(jì)流程
4.3.2 開(kāi)發(fā)軟件使用方法
4.4 VHDL語(yǔ)言
4.4.1 概述
4.4.2 程序包
4.4.3 實(shí)體
4.4.4 結(jié)構(gòu)體
*4.5 可編程片上系統(tǒng)(SoPC)
……
第5章 算術(shù)邏輯運(yùn)算電路
第6章 存儲(chǔ)器
第7章 終端、總線和接口
第8章 數(shù)字系統(tǒng)與控制器設(shè)計(jì)
第9章 數(shù)字集成邏輯電路及其應(yīng)用