內(nèi)容實踐性強，知識點與實際科研項目相結(jié)合 

本書以存儲測試系統(tǒng)的控制模塊為設計對象，在介紹VHDL相關基礎知識的前提下，詳細講解了如何采用VHDL進行控制模塊關鍵子模塊的設計方法。在對VHDL語言的數(shù)據(jù)對象、類型、數(shù)據(jù)結(jié)構(gòu)及基本語句進行描述的基礎上，著重將以上基礎內(nèi)容與實際的控制模塊設計實現(xiàn)相結(jié)合，在不斷強化基礎的同時給出了VHDL在工程中的應用實例，對如何根據(jù)功能要求進行設計也有相關論述。本書內(nèi)容豐富，實踐性強，章節(jié)之間注重知識整體性，對應用VHDL進行系統(tǒng)設計有較強的指導和參考作用。 全書共11章，第1～4章是關于測試系統(tǒng)控制模塊設計的基礎理論，第5～7章是VHDL語言的基礎理論，第8～11章是各控制模塊的VHDL設計與實現(xiàn)方法及數(shù)字電路中常見的設計方法。

靳鴻，教授，博士，中北大學教師。主要研究方向為惡劣環(huán)境的動態(tài)參數(shù)測試，微型彈載測試儀和智能儀器等；近年來主持承擔省級項目、武器裝備預研基金、國防預研重大項目等國家重點項目6項，橫向科研項目十余項，獲得山西省科學技術(shù)二等獎1項、一等獎1項；發(fā)明專利8項；山西省教學成果獎2項；出版教材5部；“全國電子信息類優(yōu)秀教材”三等獎及第五屆兵工高校優(yōu)秀教材二等獎各一項。

目錄
第1章  緒論 1
1．1  集成技術(shù)與可編程邏輯器件 1
1．1．1  可編程邏輯器件 1
1．1．2  CPLD和FPGA 2
1．2  電子系統(tǒng)設計與VHDL 3
1．2．1  傳統(tǒng)系統(tǒng)的設計方法 3
1．2．2  VHDL與“自頂向下”的設計方法 4
1．3  EDA、VHDL及其應用 5
1．3．1  EDA 5
1．3．2  VHDL特點 6
1．3．3  VHDL設計流程及應用 7
第2章  測試系統(tǒng)構(gòu)成及控制模塊主要功能 13
2．1  測試系統(tǒng)的基本組成 13
2．1．1  系統(tǒng)模型 13
2．1．2  系統(tǒng)基本組成 13
2．2  控制模塊的實現(xiàn)形式 14
2．2．1  基于可編程邏輯器件的設計與實現(xiàn) 14
2．2．2  基于單片機的設計與實現(xiàn) 17
2．3  控制模塊主要控制功能 19
2．3．1  ADC控制 19
2．3．2  存儲器的控制 21
2．3．3  接口的控制 24
習題 25
第3章  控制模塊設計方法 26
3．1  數(shù)字邏輯電路設計方法概述 26
3．1．1  通用邏輯器件設計方法 26
3．1．2  ASIC及可編程邏輯器件設計方法 29
3．2  控制模塊的狀態(tài)設計 33
3．2．1  狀態(tài)圖及其組成 33
3．2．2  控制模塊狀態(tài)圖設計 34
3．3  系統(tǒng)功能模塊劃分與接口 37
3．3．1  模塊劃分原則 37
3．3．2  功能模塊劃分 38
3．3．3  常用接口與總線 38
習題 42
第4章  基于VHDL的控制模塊設計流程 43
4．1  VHDL設計一般流程 43
4．1．1  VHDL實際流程 43
4．1．2  仿真軟件 44
4．2  設計輸入與功能仿真 45
4．2．1  指定設計項目名稱 45
4．2．2  創(chuàng)建新的設計文件 45
4．2．3  VHDL程序設計 46
4．2．4  功能仿真 46
4．3  項目編譯與時序仿真 49
4．3．1  編譯過程 49
4．3．2  編譯器組成及說明 49
4．3．3  編譯相關參數(shù)選取與設置 50
4．3．4  編譯文件 52
4．3．5  時序仿真 52
4．4  器件下載編程和配置 53
習題 54
第5章  VHDL基礎 55
5．1  硬件描述語言概述 55
5．2  VHDL的數(shù)據(jù)對象 55
5．2．1  常量 56
5．2．2  變量 57
5．2．3  信號 58
5．3  VHDL的數(shù)據(jù)類型 59
5．3．1  標準的數(shù)據(jù)類型 60
5．3．2  標準邏輯位數(shù)據(jù)類型 62
5．3．3  用戶自定義數(shù)據(jù)類型 63
5．4  VHDL的運算符 69
5．4．1  邏輯運算符 69
5．4．2  關系運算符 70
5．4．3  算術(shù)運算符 70
5．4．4  并置運算符 71
5．5  VHDL的程序結(jié)構(gòu) 72
5．5．1  庫及程序包 73
5．5．2  實體 74
5．5．3  結(jié)構(gòu)體 75
5．5．4  配置 76
習題 76
第6章  VHDL語句 78
6．1  VHDL程序結(jié)構(gòu) 78
6．1．1  VHDL的特點 78
6．1．2  VHDL程序結(jié)構(gòu) 79
6．2  順序語句 82
6．2．1  賦值語句 82
6．2．2  IF語句 83
6．2．3  CASE語句 85
6．2．4  LOOP語句 87
6．2．5  WAIT語句 89
6．3  并行語句 90
6．3．1  進程語句 91
6．3．2  塊語句 92
6．3．3  并行賦值語句 94
6．3．4  元件例化語句 97
習題 99
第7章  基于VHDL的狀態(tài)機設計 101
7．1  狀態(tài)機設計基礎 101
7．1．1  狀態(tài)機的分類 101
7．1．2  狀態(tài)機的描述方法 102
7．1．3  狀態(tài)機的設計步驟 102
7．2  NAND Flash塊擦除模塊狀態(tài)機設計 103
習題 107
第8章  A/D控制模塊的VHDL設計與實現(xiàn) 108
8．1  A/D概述 108
8．2  采樣定理 110
8．2．1  時域采樣定理 110
8．2．2  頻域采樣定理 111
8．3  并行A/D 111
8．3．1  典型并行A/D――AD7492概述 111
8．3．2  并行A/D控制命令 113
8．4  串行A/D 116
8．4．1  典型的串行A/D―AD7274概述 116
8．4．2  串行A/D控制命令 117
習題 122
第9章  存儲器控制模塊的VHDL設計與實現(xiàn) 124
9．1  存儲器分類及使用特點 124
9．1．1  SRAM存儲器 124
9．1．2  FLASH存儲器 125
9．1．3  鐵電存儲器 125
9．2  SRAM存儲器及其控制 125
9．2．1  SRAM基本結(jié)構(gòu) 125
9．2．2  SRAM基本操作與VHDL設計 127
9．3  Flash存儲器概述 130
9．3．1  FLASH的基本結(jié)構(gòu) 130
9．3．2  NAND Flash訪問方法 132
9．4  FLASH存儲器控制 133
9．4．1  Flash擦除 133
9．4．2  Flash無效塊檢測 136
9．4．3  Flash頁編程 139
9．4．4  Flash讀操作 142
習題 146
第10章  異步串行通信（UART）模塊設計 147
10．1  UART協(xié)議簡介 147
10．1．1  UART接口標準 147
10．1．2  UART通信協(xié)議 148
10．2  UART協(xié)議控制器FPGA實現(xiàn) 148
10．2．1  UART接口實現(xiàn)原理與方案 149
10．2．2  波特率時鐘生成模塊設計 150
10．2．3  數(shù)據(jù)接收/發(fā)送邏輯模塊設計 150
10．2．4  數(shù)據(jù)奇偶校驗模塊設計 156
10．2．5  串并轉(zhuǎn)換模塊設計 157
10．2．6  數(shù)據(jù)接收/發(fā)送FIFO模塊設計 158
10．3  測試仿真與設計調(diào)試注意事項 159
10．3．1  測試仿真 159
10．3．2  設計調(diào)試注意事項 160
習題 161
第11章  數(shù)字電路開發(fā)常用設計方法 162
11．1  毛刺現(xiàn)象及消除方法 162
11．2  幾種邏輯器件及信號置位清除方法 163
11．2．1  觸發(fā)器及鎖存器 163
11．2．2  信號置位清除方法 165
11．3  數(shù)字電路中的同步設計 165
11．4  數(shù)字電路時延電路產(chǎn)生及用法 167
11．5  數(shù)字電路中的時鐘設計 167
11．5．1  全局時鐘 168
11．5．2  門控制時鐘 168
11．5．3  多級邏輯時鐘 168
11．5．4  行波時鐘 168
11．5．5  多時鐘系統(tǒng) 169
習題 171
參考文獻 172