編輯推薦:

內(nèi)容簡(jiǎn)介:　　《FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL（第2版）》面向廣大的FPGA／CPLD初學(xué)者，從零開始講述可編程邏輯器件（FPGA／CPLD）以及相關(guān)的基礎(chǔ)知識(shí)，并以一個(gè)入門級(jí)的學(xué)習(xí)套件為實(shí)驗(yàn)平臺(tái)，12個(gè)應(yīng)用實(shí)例貫穿其中，不僅有基本的verilog／VHDL語法講解，而且有設(shè)計(jì)思路和背景知識(shí)的詳細(xì)描述；手把手地將開發(fā)工具（QuartusII+ModelSim）的使用圖文并茂地展示給讀者。
　　《FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL（第2版）》中例程源程序可在北京航空航天大學(xué)出版社網(wǎng)站的“下載中心”免費(fèi)下載。
　　《FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL（第2版）》內(nèi)容重基礎(chǔ)，文字詼諧幽默，適合廣大FPGA／CPLD的學(xué)習(xí)者作為入門之選，也可作為具有一定專業(yè)知識(shí)背景的電子工程師、電子信息類在校本科生、研究生等的參考資料。

作者簡(jiǎn)介:

目錄:第1章 可編程器件發(fā)展簡(jiǎn)史與基本概念
1．1 可編程器件的由來與發(fā)展
1．2 FPGA／CPLD與Verilog／VHDL
1．3 設(shè)計(jì)方式與工具鏈
1．4 應(yīng)用領(lǐng)域和發(fā)展趨勢(shì)

第2章 實(shí)驗(yàn)平臺(tái)板級(jí)設(shè)計(jì)
2．1 FPGA／CPLD板級(jí)電路設(shè)計(jì)五要素．
2．1．1 能量供應(yīng)——電源電路
2．1．2 心臟跳動(dòng)——時(shí)鐘電路
2．1．3 狀態(tài)初始——復(fù)位電路
2．1．4 靈活定制——配置電路
2．1．5 自由擴(kuò)展——外設(shè)電路（I／O應(yīng)用）
2．2 CPLD實(shí)驗(yàn)板DIY
2．2．1 讀懂器件手冊(cè)
2．2．2 CPLD核心電路設(shè)計(jì)
2．2．3 外設(shè)擴(kuò)展電路設(shè)計(jì)
2．2．4 I／O引腳分配

第3章 數(shù)字電路基礎(chǔ)
3．10和l——精彩世界由此開始
3．2 表面現(xiàn)象揭秘——邏輯關(guān)系
3．3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)

第4章 Verilog與vHDL語法基礎(chǔ)
4．1 語法學(xué)習(xí)的經(jīng)驗(yàn)之談
4．2 可綜合的語法子集
4．2．1 可綜合的Verilog語法
4．2．2 可綜合的VHDL浯法
4．3 代碼風(fēng)格與書寫規(guī)范
4．3．1 代碼書寫規(guī)范
4．3．2 代碼風(fēng)格

第5章 第一個(gè)完整的工程實(shí)踐案例
5．1 軟件開發(fā)平臺(tái)搭建
5．1．1 軟件下載和License申請(qǐng)
5．1．2 Quartus II的安裝
5．1．3 ModelSim的安裝
5．2 基本開發(fā)流程概述
5．3 第一個(gè)工程實(shí)例
5．3．1 工程創(chuàng)建與設(shè)計(jì)輸入
5．3．2 行為仿真
5．3．3 引腳分配與編譯
5．3．4 門級(jí)仿真
5．3．5 板級(jí)調(diào)試

第6章 基礎(chǔ)實(shí)驗(yàn)與拓展練習(xí)
6．1 基于時(shí)鐘分頻的PwM發(fā)生器
6．1．1 實(shí)驗(yàn)原理分析
6．1．2 Verilog參考實(shí)例
6．1．3 VHDL參考實(shí)例
6．1．4 仿真驗(yàn)證與板級(jí)調(diào)試
6．1．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．1．6 拓展練習(xí)
6．2 經(jīng)典的按鍵消抖實(shí)例
6．2．1 實(shí)驗(yàn)原理分析
6．2．2 Verilog參考實(shí)例
6．2．3 VHDL參考實(shí)例
6．2．4 仿真驗(yàn)證與板級(jí)調(diào)試
6．2．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．2．6 拓展練習(xí)
6．3 基于Johnson計(jì)數(shù)器的流水燈實(shí)驗(yàn)
6．3．1 實(shí)驗(yàn)原理分析
6．3．2 Verilog參考實(shí)例
6．3．3 VHDL參考實(shí)例
6．3．4 仿真驗(yàn)證
6．3．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．3．6 拓展練習(xí)
6．4 數(shù)碼管驅(qū)動(dòng)顯示實(shí)驗(yàn)
6．4．1 實(shí)驗(yàn)原理分析
6．4．2 Verilog參考實(shí)例
6．4．3 VHDL參考實(shí)例
6．4．4 仿真驗(yàn)證
6．4．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．4．6 拓展練習(xí)
6．5 乘法器設(shè)計(jì)實(shí)驗(yàn)
6．5．1 實(shí)驗(yàn)原理分析
6．5．2 Verilog參考實(shí)例
6．5．3 VHDL參考實(shí)例
6．5．4 仿真驗(yàn)證
6．5．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．5．6 拓展練習(xí)
6．6 VGA顯示驅(qū)動(dòng)實(shí)驗(yàn)
6．6．1 實(shí)驗(yàn)原理分析
6．6．2 Verilog參考實(shí)例
6．6．3 VHDL參考實(shí)例
6．6．4 仿真驗(yàn)證
6．6．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．6．6 拓展練習(xí)
6．7 UART串口收發(fā)實(shí)驗(yàn)
6．7．1 實(shí)驗(yàn)原理分析
6．7．2 Verilog參考實(shí)例
6．7．3 VHDL參考實(shí)例
6．7．4 仿真驗(yàn)證
6．7．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．7．6 拓展練習(xí)
6．8 PS／2鍵盤解碼實(shí)驗(yàn)
6．8．1 實(shí)驗(yàn)原理分析
6．8．2 Verilog參考實(shí)例
6．8．3 VHDL參考實(shí)例
6．8．4 仿真驗(yàn)證
6．8．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．8．6 拓展練習(xí)
6．9 基于Izc通信的EEPROM讀／寫實(shí)驗(yàn)
6．9．1 實(shí)驗(yàn)原理分析
6．9．2 Verilog參考實(shí)例
6．9．3 VHDL參考實(shí)例
6．9．4 仿真驗(yàn)證
6．9．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．9．6 拓展練習(xí)
6．10 SRAM讀／寫測(cè)試實(shí)驗(yàn)
6．10．1 實(shí)驗(yàn)原理分析
6．10．2 verilog參考實(shí)例
6．10．3 VHDL參考實(shí)例
6．10．4 仿真驗(yàn)證
6．10．5 實(shí)驗(yàn)流程與注意事項(xiàng)
6．10．6 拓展練習(xí)

第7章 器件資源應(yīng)用實(shí)例
7．1 MAX II內(nèi)部振蕩時(shí)鐘使用實(shí)例
7．2 MAX II的UFM模塊使用實(shí)例
參考文獻(xiàn)