數(shù)字邏輯簡介，目錄書摘
2020-04-30 17:25
來源：京東
作者：京東
數(shù)字邏輯
暫無報價
8評論
100%好評
編輯推薦:
內(nèi)容簡介: 本書主要介紹數(shù)字邏輯電路和數(shù)字系統(tǒng)的基礎理論和方法。書中系統(tǒng)地闡述了數(shù)制與編碼、邏輯代數(shù)基礎、組合邏輯電路的分析與設計、時序邏輯電路的分析與設計、可編程邏輯器件、VHDL硬件描述語言以及數(shù)字系統(tǒng)的分析與設計。本書可作為計算機、電子、通信及自動化等專業(yè)的本科生教材，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。
作者簡介: 王春露，1969年出生，畢業(yè)于哈爾濱工業(yè)大學計算機系，現(xiàn)為北京郵電大學計算機學院副教授、碩士生導師，北京郵電大學服務科學與智能交通技術(shù)研究中心主任。長期從事“數(shù)字邏輯”課程的教學工作，積累了豐富的教學資源，形成比較成熟的課程體系。長期從事相關(guān)領(lǐng)域科研工作，目前主要研究方向為計算機網(wǎng)絡、信息安全、智能交通。在工程和科學實踐中，主持完成了多項國家級、省部級項目。目前，作為負責人主持的國家級項網(wǎng)主要有國家科技支撐計劃重大專項項目1項、國家自然科學基金項目1項，發(fā)表高水平科技論文40余篇，編著《數(shù)字邏輯題解》、《計算機組成原理》、《數(shù)字邏輯與數(shù)字系統(tǒng)》、《計算機組織與結(jié)構(gòu)》等多本教材。
目錄:第1章數(shù)字邏輯基礎
1.1數(shù)制與編碼
1.2邏輯代數(shù)中的基本運算
1.3邏輯代數(shù)的基本規(guī)律
1.4邏輯函數(shù)的化簡
1.5邏輯門電路
小結(jié)
習題
第2章組合邏輯電路
2.1組合邏輯電路分析
2.2組合邏輯電路設計
2.3組合邏輯電路中的競爭冒險
2.4常用的中規(guī)模組合邏輯標準構(gòu)件
小結(jié)
習題
第3章觸發(fā)器
3.1基本RS觸發(fā)器
3.2鐘控觸發(fā)器
3.3主從JK觸發(fā)器
3.4邊沿觸發(fā)器
3.5集成觸發(fā)器
3.6各類觸發(fā)器的相互轉(zhuǎn)換
小結(jié)
習題
第4章時序電路
4.1時序電路的特點
4.2時序電路邏輯功能的描述方法
4.3時序邏輯電路分析
4.4寄存器
4.5計數(shù)器
4.6脈沖分配器
4.7序列信號發(fā)生器
4.8同步時序電路的設計
4.9異步計數(shù)器
4.10中規(guī)模集成計數(shù)器的應用
小結(jié)
習題
第5章可編程邏輯器件
5.1可編程邏輯陣列
5.2可編程陣列邏輯
5.3復雜可編程邏輯器件
5.4現(xiàn)場可編程門陣列
5.5標準單元和客戶定制芯片
5.6可編程器件的設計流程
5.7可編程器件工具軟件介紹
小結(jié)
習題
第6章硬件描述語言VHDL簡介
6.1VHDL概述
6.2VHDL設計文件的基本結(jié)構(gòu)
6.3對象、類型和屬性
6.4VHDL的功能描述方法
6.5VHDL的結(jié)構(gòu)描述方法
6.6過程和函數(shù)
6.7常用單元電路的設計實例
小結(jié)
習題
第7章現(xiàn)代數(shù)字系統(tǒng)設計
7.1數(shù)字系統(tǒng)的基本概念
7.2現(xiàn)代數(shù)字系統(tǒng)的設計方法
7.3數(shù)字系統(tǒng)設計實例
小結(jié)
習題
附錄第二套掃描碼
參考文獻
1.1數(shù)制與編碼
1.2邏輯代數(shù)中的基本運算
1.3邏輯代數(shù)的基本規(guī)律
1.4邏輯函數(shù)的化簡
1.5邏輯門電路
小結(jié)
習題
第2章組合邏輯電路
2.1組合邏輯電路分析
2.2組合邏輯電路設計
2.3組合邏輯電路中的競爭冒險
2.4常用的中規(guī)模組合邏輯標準構(gòu)件
小結(jié)
習題
第3章觸發(fā)器
3.1基本RS觸發(fā)器
3.2鐘控觸發(fā)器
3.3主從JK觸發(fā)器
3.4邊沿觸發(fā)器
3.5集成觸發(fā)器
3.6各類觸發(fā)器的相互轉(zhuǎn)換
小結(jié)
習題
第4章時序電路
4.1時序電路的特點
4.2時序電路邏輯功能的描述方法
4.3時序邏輯電路分析
4.4寄存器
4.5計數(shù)器
4.6脈沖分配器
4.7序列信號發(fā)生器
4.8同步時序電路的設計
4.9異步計數(shù)器
4.10中規(guī)模集成計數(shù)器的應用
小結(jié)
習題
第5章可編程邏輯器件
5.1可編程邏輯陣列
5.2可編程陣列邏輯
5.3復雜可編程邏輯器件
5.4現(xiàn)場可編程門陣列
5.5標準單元和客戶定制芯片
5.6可編程器件的設計流程
5.7可編程器件工具軟件介紹
小結(jié)
習題
第6章硬件描述語言VHDL簡介
6.1VHDL概述
6.2VHDL設計文件的基本結(jié)構(gòu)
6.3對象、類型和屬性
6.4VHDL的功能描述方法
6.5VHDL的結(jié)構(gòu)描述方法
6.6過程和函數(shù)
6.7常用單元電路的設計實例
小結(jié)
習題
第7章現(xiàn)代數(shù)字系統(tǒng)設計
7.1數(shù)字系統(tǒng)的基本概念
7.2現(xiàn)代數(shù)字系統(tǒng)的設計方法
7.3數(shù)字系統(tǒng)設計實例
小結(jié)
習題
附錄第二套掃描碼
參考文獻
京公網(wǎng)安備 11000002000088號
