《信號處理系統(tǒng)的FPGA實現(xiàn)》從數(shù)字信號處理技術(shù)、定點、浮點的運算到微處理器技術(shù)、FPGA技術(shù)的演進(jìn)過程出發(fā)，以結(jié)構(gòu)原理為基礎(chǔ)，討論了各種典型FPGA系列的特點，為器件選型提供指導(dǎo)。同時，詳細(xì)講解了FPGA的DSP快速設(shè)計流程、先進(jìn)的綜合工具、性能測試分析工具、性能優(yōu)化技術(shù)、低功耗設(shè)計及可重配置技術(shù)。本書還提供了諸如自適應(yīng)波束形成器等大量詳實的FPGA實現(xiàn)DSP的復(fù)雜實例，為開發(fā)者提供便利。全書共14章，涵蓋了DSP基礎(chǔ)知識、DSP處理器的發(fā)展、各系列FPGA介紹、FPGA實現(xiàn)DSP的方法、IRIS綜合技術(shù)、IP核技術(shù)、異構(gòu)FPGA模型化設(shè)計、自適應(yīng)波束形成器、低功耗技術(shù)及可重配置技術(shù)。全面展現(xiàn)了FPGA的特點及各種主流開發(fā)技術(shù)。

譯者序
原書序
致謝
第1章FPGA概述1
1.1引言1
1.1.1FPGA1
1.1.2可編程能力和DSP3
1.2芯片發(fā)展簡介4
1.2.1技術(shù)特點6
1.3可編程能力的影響7
1.4FPGA面臨的挑戰(zhàn)9
參考文獻(xiàn)10
第2章DSP基礎(chǔ)11
2.1引言11
2.2DSP系統(tǒng)基礎(chǔ)12
2.3DSP系統(tǒng)定義13
2.3.1采樣速率14
2.3.2時延和流水線15
2.4DSP變換17
2.4.1快速傅里葉變換17
2.4.2離散余弦變換18
2.4.3小波變換19
2.4.4離散小波變換19
2.5濾波器結(jié)構(gòu)21
2.5.1有限沖激響應(yīng)濾波器21
2.5.2相關(guān)23
2.5.3無限沖激響應(yīng)濾波器23
2.5.4波形數(shù)字濾波器25
2.6自適應(yīng)濾波27
2.7自適應(yīng)濾波基礎(chǔ)27
2.7.1自適應(yīng)濾波器的應(yīng)用28
2.7.2自適應(yīng)算法30
2.7.3LMS算法31
2.7.4RLS算法32
2.8總結(jié)34
參考文獻(xiàn)34
第3章算術(shù)運算基礎(chǔ)36
3.1引言36
3.2數(shù)字系統(tǒng)37
3.2.1數(shù)字表示37
3.3定點和浮點40
3.3.1浮點表示40
3.4算術(shù)運算41
3.4.1加法器和減法器42
3.4.2乘法器44
3.4.3除法46
3.4.4二次方根47
3.5定點和浮點的比較51
3.6總結(jié)53
參考文獻(xiàn)54
第4章FPGA技術(shù)概述56
4.1引言56
4.2架構(gòu)和可編程能力57
4.3DSP功能特點58
4.4處理器分類60
4.5微處理器60
4.5.1ARM微處理器架構(gòu)系列62
4.6DSP微處理器62
4.6.1DSP微運算65
4.7并行機(jī)66
4.7.1脈動陣列66
4.7.2SIMD架構(gòu)68
4.7.3MIMD架構(gòu)72
4.8專用ASIC和FPGA解決方案73
4.9總結(jié)74
參考文獻(xiàn)74
第5章當(dāng)前的FPGA技術(shù)76
5.1引言76
5.2FPGA的發(fā)展77
5.2.1FPGA的早期結(jié)構(gòu)79
5.3Altera的FPGA技術(shù)80
5.3.1MAX7000 FPGA技術(shù)81
5.3.2Stratix Ⅲ FPGA系列83
5.3.3Hardcopy結(jié)構(gòu)化ASIC系列91
5.4XilinxFPGA技術(shù)92
5.4.1Xilinx VirtexTM5 FPGA技術(shù)94
5.5Lattice FPGA系列102
5.5.1Latticeisp XPLD5000MX系列102
5.6Actel FPGA技術(shù)105
5.6.1ActelPro ASICPLUSFPGA技術(shù)105
5.6.2Actel 反熔絲SXFPGA技術(shù)106
5.7AtmelFPGA技術(shù)108
5.7.1AtmelAT40KFPGA技術(shù)108
5.7.2AtmelAT40KFPGA的重構(gòu)技術(shù)109
5.8FPGA技術(shù)上的總思考109
參考文獻(xiàn)110
第6章FPGA實現(xiàn)詳解111
6.1引言111
6.2LUT的各種形式112
6.3可用的幾種存儲器115
6.4固定系數(shù)設(shè)計技術(shù)117
6.5分布式體系結(jié)構(gòu)117
6.6折減系數(shù)乘法器120
6.6.1RCM的設(shè)計過程122
6.6.2FPGA的乘法器綜述125
6.7總結(jié)125
參考文獻(xiàn)126
第7章FPGA的快速DSP系統(tǒng)設(shè)計工具和流程127
7.1引言127
7.2FPGA系統(tǒng)設(shè)計的革新128
7.2.1時代一：定制膠合邏輯128
7.2.2時代二：中密度邏輯128
7.2.3時代三：分層級的SoC129
7.3FPGA DSP設(shè)計方法的必要條件129
7.4系統(tǒng)詳述131
7.4.1Petri網(wǎng)131
7.4.2進(jìn)程網(wǎng)絡(luò)和數(shù)據(jù)流131
7.4.3嵌入式多處理器軟件綜合132
7.4.4GEDAE133
7.5FPGA的IP核生成工具134
7.5.1圖解IP核發(fā)展途徑134
7.5.2Synplify DSP135
7.5.3基于C語言的迅速IP核設(shè)計136
7.5.4基于MATLAB的快速IP核設(shè)計136
7.5.5其他快速IP核設(shè)計137
7.6FPGA的系統(tǒng)級設(shè)計工具138
7.6.1Compaan138
7.6.2ESPAM138
7.6.3Daedalus140
7.6.4Koski140
7.7總結(jié)141
參考文獻(xiàn)142
第8章基于FPGA的DSP系統(tǒng)的架構(gòu)由來144
8.1引言144
8.2DSP算法特點145
8.2.1算法特點的進(jìn)一步描述146
8.3DSP算法的表示149
8.3.1SFG的描述149
8.3.2DFG的描述150
8.4FPGA上映射DSP系統(tǒng)的基礎(chǔ)151
8.4.1重定時152
8.4.2割集定理155
8.4.3延遲比例的應(yīng)用156
8.4.4流水線周期的計算158
8.5并行運算162
8.6硬件共享164
8.6.1不折疊164
8.6.2折疊166
8.7FPGA中的應(yīng)用170
8.8總結(jié)170
參考文獻(xiàn)171
第9章IRIS行為綜合工具172
9.1行為綜合工具的介紹172
9.2IRIS行為綜合工具174
9.2.1模塊化設(shè)計過程175
9.3IRIS重定時177
9.3.1IRIS中重定時程序的實現(xiàn)178
9.4分層的設(shè)計方法181
9.4.1白盒分層的設(shè)計方法182
9.4.2從以前的綜合架構(gòu)中提取處理器模型的自動化實現(xiàn)183
9.4.3IRIS中分層的電路實現(xiàn)187
9.4.4分層電路中流水線周期的計算188
9.4.5分層電路中的重定時技術(shù)190
9.5RIS硬件共享(調(diào)度算法)的實現(xiàn)193
9.6實例研究：自適應(yīng)時延最小均方的實現(xiàn)201
9.6.1高速實現(xiàn)202
9.6.2按具體性能要求的硬件共享設(shè)計207
9.7總結(jié)210
參考文獻(xiàn)210
第10章FPGA的復(fù)雜DSP核的設(shè)計213
10.1可重用設(shè)計的動機(jī)214
10.2IP核215
10.3IP核的演變217
10.3.1運算庫218
10.3.2基本DSP功能220
10.3.3復(fù)雜的DSP功能221
10.3.4IP核的未來221
10.4可參數(shù)化（軟）IP核221
10.4.1適合IP開發(fā)的識別設(shè)計組件224
10.4.2確定IP核參數(shù)225
10.4.3針對FPGA技術(shù)的參數(shù)化特性的發(fā)展227
10.4.4簡單的FIR濾波器應(yīng)用229
10.5IP核集成231
10.5.1設(shè)計問題232
10.5.2接口標(biāo)準(zhǔn)化和質(zhì)量控制指標(biāo)233
10.6ADPCM IP核的例子235
10.7FPGA的IP核239
10.8總結(jié)241
參考文獻(xiàn)241
第11章基于模型的異構(gòu)FP