本書是普通高等教育“十一五”國家級(jí)規(guī)劃教材，全書分為三個(gè)部分：基礎(chǔ)篇、應(yīng)用篇和提高篇?；A(chǔ)篇以SEP4020為平臺(tái)介紹嵌入式微處理器的原理和開發(fā)，應(yīng)用篇以GE01開發(fā)板為例介紹基于嵌入式微處理器的硬件開發(fā)，以ASIX OS操作系統(tǒng)為例介紹基于嵌入式操作系統(tǒng)的嵌入式軟件開發(fā)，最后在提高篇中介紹了mClinux和mC/OS嵌入式操作系統(tǒng)在GE01開發(fā)板上的移植。

凌明，東南大學(xué)教授，東南大學(xué)電子科學(xué)與工程學(xué)院副院長，東南大學(xué)集成電路學(xué)院院長，東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心。南京博芯電子有限公司總經(jīng)理。長期從事集成電路、電子系統(tǒng)設(shè)計(jì)方面的科研和教學(xué)工作，出版多部專業(yè)教材和專著，科研、教學(xué)、寫作經(jīng)驗(yàn)豐富。

目    錄
第1章  嵌入式系統(tǒng)概況 1
1．1  什么是嵌入式系統(tǒng) 1
1．2  嵌入式系統(tǒng)的應(yīng)用與分類 2
1．2．1  基于實(shí)時(shí)性的分類 2
1．2．2  基于應(yīng)用的分類 2
1．2．3  移動(dòng)互聯(lián)網(wǎng) 3
1．2．4  物聯(lián)網(wǎng) 4
1．3  嵌入式系統(tǒng)的產(chǎn)業(yè)鏈 6
1．4  嵌入式系統(tǒng)的知識(shí)體系 7
1．5  案例：MP3播放器 9
思考題 10
擴(kuò)展閱讀 11
第2章  嵌入式系統(tǒng)中SoC的硬件架構(gòu) 12
2．1  SoC硬件架構(gòu)概述 12
2．2  互聯(lián)結(jié)構(gòu) 15
2．2．1  常見互聯(lián)結(jié)構(gòu)分類 15
2．2．2  地址空間 20
2．2．3  常見互聯(lián)結(jié)構(gòu)接口協(xié)議 23
2．3  中央處理器 32
2．4  中斷控制器 32
2．5  存儲(chǔ)系統(tǒng) 34
2．6  直接存儲(chǔ)器訪問（DMA） 35
2．6．1  scatter-gather DMA 36
2．6．2  SEP4020芯片中的DMA控制器 37
2．6．3  DMAC驅(qū)動(dòng) 40
2．7  外設(shè)接口控制器 40
2．7．1  高速通信接口控制器 40
2．7．2  低速通信接口控制器 41
2．7．3  人機(jī)界面控制器 41
2．8  案例：SoC架構(gòu)設(shè)計(jì) 41
2．8．1  S3C44B0X 41
2．8．2  S3C6410 42
2．8．3  OMAP3530 43
2．8．4  SEP4020 43
2．8．5  SEP6200 44
思考題 47
擴(kuò)展閱讀 47
第3章  嵌入式系統(tǒng)的開發(fā)和調(diào)試 48
3．1  嵌入式系統(tǒng)的一般開發(fā)過程 48
3．1．1  交叉編譯 49
3．1．2  鏈接 50
3．1．3  調(diào)試 50
3．2  調(diào)試方式介紹 51
3．2．1  模擬器 53
3．2．2  駐留監(jiān)控軟件 60
3．2．3  在線仿真調(diào)試 62
3．2．4  片上在線仿真調(diào)試 62
3．2．5  跟蹤（Trace）技術(shù) 63
3．2．6*  CoreSight調(diào)試與跟蹤技術(shù)簡介 65
3．3  基于JTAG接口的片上在線仿真 70
3．3．1  JTAG簡介 70
3．3．2  基于JTAG的片上在線仿真的系統(tǒng)結(jié)構(gòu) 75
3．3．3*  ARM7TDMI內(nèi)核調(diào)試原理 76
3．4  ARM的集成開發(fā)環(huán)境 82
3．4．1  ADS集成開發(fā)環(huán)境 83
3．4．2  DS-5集成開發(fā)環(huán)境 83
3．4．3  MDK集成開發(fā)環(huán)境 89
3．5  嵌入式軟件的執(zhí)行鏡像與啟動(dòng)過程 94
3．5．1  ARM鏈接器的輸出文件的加載視圖與執(zhí)行視圖 95
3．5．2  基于ROM的程序執(zhí)行 97
3．5．3  基于RAM的程序執(zhí)行 97
3．5．4  ROM/RAM重映射 98
思考題 98
擴(kuò)展閱讀 98
第4章  SoC中的CPU內(nèi)核 100
4．1  CPU的基本概念 100
4．1．1  CPU的發(fā)展 100
4．1．2  復(fù)雜指令集（CISC）與精簡指令集（RISC） 103
4．1．3  CPU的流水線技術(shù) 104
4．1．4*  CPU的分支預(yù)測技術(shù) 106
4．1．5*  亂序超標(biāo)量處理器 110
4．1．6*  SIMD和向量處理器 114
4．1．7*  VLIW處理器 115
4．1．8*  EPIC處理器 116
4．2  ARM內(nèi)核 116
4．2．1  ARM介紹 116
4．2．2  ARM7TDMI編程模型 121
4．2．3  ARM7TDMI的指令集 131
4．2．4  ARM7TDMI匯編語言 143
4．2．5  ARM7TDMI異常處理 146
4．2．6  ARM匯編程序與C程序 153
4．2．7*  ARM處理器的多核技術(shù) 158
4．2．8*  ARM處理器的最新發(fā)展 164
4．3*  其他CPU介紹 169
4．3．1  MIPS體系架構(gòu) 170
4．3．2  龍芯處理器 175
4．3．3  UniCore-2 處理器 178
4．4*  其他類型的計(jì)算引擎 181
4．4．1*  GPU 181
4．4．2*  可重構(gòu)計(jì)算 187
案例：REMUS-II粗粒度可重構(gòu)計(jì)算架構(gòu) 196
思考題 201
擴(kuò)展閱讀 202
第5章  存儲(chǔ)子系統(tǒng) 203
5．1  存儲(chǔ)子系統(tǒng)概述 203
5．2  高速緩存Cache 204
5．2．1  Cache的基本組成 204
5．2．2  Cache的基本原理 206
5．2．3*  Cache缺失與訪問沖突 212
5．2．4*  Cache一致性問題 216
5．2．5  Cache和SPM的比較 218
5．2．6*  ARM Cortex A8處理器的Cache架構(gòu) 221
5．3  虛擬存儲(chǔ)器 222
5．3．1  虛擬內(nèi)存技術(shù)的基本原理 222
5．3．2  虛實(shí)地址映射與轉(zhuǎn)換 224
5．3．3  快速地址轉(zhuǎn)換技術(shù) 227
5．3．4  地址保護(hù)機(jī)制 228
5．3．5  處理缺頁和TLB缺失 230
5．3．6  ARM Cortex A系列處理器的虛存管理 230
5．4  片外存儲(chǔ)器 234
5．4．1  靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） 235
5．4．2  動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） 237
5．4．3  非易失性存儲(chǔ)器 250
5．5  外部存儲(chǔ)器接口 258
5．5．1  SEP4020芯片的外部存儲(chǔ)器接口EMI 258
5．5．2  SEP4020芯片EMI的初始化與配置 261
5．5．3  OMAP4460處理器的外部存儲(chǔ)器接口 266
5．6*  存儲(chǔ)子系統(tǒng)優(yōu)化技術(shù) 267
5．6．1  存儲(chǔ)子系統(tǒng)的技術(shù)指標(biāo) 267
5．6．2  DDR控制器的優(yōu)化 271
5．6．3  片上存儲(chǔ)器布局優(yōu)化技術(shù) 276
案例：高能效高清媒體處理器的訪存QoS 279
思考題 284
擴(kuò)展閱讀 285
第6章  外設(shè)接口 288
6．1  低速通信接口 288
6．1．1  異步串行通信UART 288
6．1．2  同步串行通信 294
6．2  高速通信接口 299
6．2．1  通用串行總線USB 299
6．2．2*  10/100M以太網(wǎng)MAC網(wǎng)絡(luò)接口 304
6．3  人機(jī)接口 313
6．3．1  液晶顯示器接口 313
6．3．2  音頻接口 322
6．3．3  觸摸屏接口 326
6．4  定時(shí)器 332
6．4．1  通用定時(shí)器 332
6．4．2  RTC 333
思考題 335
擴(kuò)展閱讀 336
第7章  嵌入式系統(tǒng)軟件概述 337
7．1  嵌入式系統(tǒng)的軟件框架 337
7．1．1  嵌入式系統(tǒng)軟件所面臨的挑戰(zhàn) 337
7．1．2  嵌入式軟件的層次框架 338
7．2  嵌入式操作系統(tǒng)的基本原理 340
7．2．1  嵌入式操作系統(tǒng)簡介 340
7．2．2  嵌入式操作系統(tǒng)的內(nèi)核 341
7．2．3  任務(wù)管理與調(diào)度 342
7．2．4  任務(wù)間通信 348
7．2．5  中斷管理 350
7．3*  Android操作系統(tǒng)簡介 356
7．3．1  Android操作系統(tǒng)的層次 357
7．3．2  Android虛擬機(jī) 358
7．3．3  Android的任務(wù)間通信機(jī)制 366
7．3．4  Android的安全機(jī)制 371
案例：基于SEP4020的EPOS軟件平臺(tái)設(shè)計(jì) 375
思考題 378
擴(kuò)展閱讀 378
第8章  嵌入式系統(tǒng)功耗優(yōu)化 380
8．1  嵌入式系統(tǒng)功耗優(yōu)化概述 380
8．1．1  嵌入式系統(tǒng)的功耗問題 380
8．1．2  SoC芯片級(jí)功耗優(yōu)化 381
8．1．3  嵌入式系統(tǒng)級(jí)功耗優(yōu)化 385
8．2  SoC芯片級(jí)低功耗設(shè)計(jì)方法 386
8．2．1  時(shí)鐘門控 387
8．2．2  多電壓域技術(shù) 389
8．2．3  電源門控技術(shù) 390
8．2．4*  動(dòng)態(tài)電壓頻率調(diào)節(jié)和自適應(yīng)調(diào)節(jié) 392
案例：SoC芯片低功耗設(shè)計(jì) 397
8．3  嵌入式系統(tǒng)級(jí)低功耗設(shè)計(jì)方法 400
8．3．1  嵌入式系統(tǒng)級(jí)功耗優(yōu)化技術(shù)介紹 400
8．3．2  動(dòng)態(tài)電源管理DPM 401
8．3．3  動(dòng)態(tài)電壓調(diào)節(jié)DVS 403
8．3．4  動(dòng)態(tài)電壓頻率調(diào)節(jié)DVFS 405
案例：整機(jī)系統(tǒng)級(jí)低功耗設(shè)計(jì) 407
思考題 412
擴(kuò)展閱讀 412