編輯推薦:

本書是胡偉武老師2011年在清華大學(xué)出版社出版的《計(jì)算機(jī)體系結(jié)構(gòu)》一書的新版。本書是國內(nèi)從事微處理器設(shè)計(jì)的一線科研人員撰寫的教材，充分結(jié)合了作者從事龍芯處理器研制的科研結(jié)晶和體會(huì)。中科院計(jì)算所胡偉武研究員是我國自主通用龍芯CPU的總設(shè)計(jì)師，在處理器設(shè)計(jì)方面具有豐富的理論知識(shí)和工程經(jīng)驗(yàn)。本書具有兩個(gè)鮮明的特點(diǎn)： 內(nèi)容精練而實(shí)用，表述清楚而易懂。本書適合作為高等學(xué)校計(jì)算機(jī)專業(yè)的高年級(jí)本科生、研究生的教材，也可以作為相關(guān)工程技術(shù)人員的學(xué)習(xí)參考書。

內(nèi)容簡介:這是一本強(qiáng)調(diào)從實(shí)踐中學(xué)理念的計(jì)算機(jī)體系結(jié)構(gòu)的教材。作者結(jié)合自身從事國產(chǎn)龍芯高性能通用處理器研制的實(shí)踐，以準(zhǔn)確精練、生動(dòng)活潑的語言，將計(jì)算機(jī)體系結(jié)構(gòu)的知識(shí)深入淺出地傳授給讀者。
全書共13章，第1～4章從計(jì)算機(jī)體系結(jié)構(gòu)的研究內(nèi)容和發(fā)展趨勢(shì)、二進(jìn)制和邏輯電路、指令系統(tǒng)結(jié)構(gòu)等方面介紹計(jì)算機(jī)體系結(jié)構(gòu)的基礎(chǔ)內(nèi)容。第5～7章從靜態(tài)流水線、動(dòng)態(tài)流水線、多發(fā)射數(shù)據(jù)通路等方面介紹指令流水線結(jié)構(gòu)。第8～11章從轉(zhuǎn)移預(yù)測(cè)、功能部件、高速緩存、存儲(chǔ)管理等方面介紹處理器的模塊級(jí)結(jié)構(gòu)。第12章介紹多處理器結(jié)構(gòu)。第13章主要介紹作者在龍芯處理器設(shè)計(jì)過程中的經(jīng)驗(yàn)教訓(xùn)。
本書適合作為高等學(xué)校計(jì)算機(jī)專業(yè)的高年級(jí)本科生、研究生的教材，也可以作為相關(guān)工程技術(shù)人員的學(xué)習(xí)參考書。

目錄:第1章引言1
1.1什么是CPU1
1.2一以貫之3
1.3本書的內(nèi)容4
1.4本書的習(xí)題與參考文獻(xiàn)說明5
第2章計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基礎(chǔ)6
2.1什么是計(jì)算機(jī)6
2.2計(jì)算機(jī)的基本組成7
2.3計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展9
2.4摩爾定律和工藝的發(fā)展11
2.5計(jì)算機(jī)應(yīng)用的發(fā)展趨勢(shì)14
2.6計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)發(fā)展趨勢(shì)15
2.7多核結(jié)構(gòu)的發(fā)展及其面臨的問題18
2.8衡量計(jì)算機(jī)的指標(biāo)21
2.9性能評(píng)價(jià)22
2.10成本評(píng)價(jià)28
2.11功耗評(píng)價(jià)30
2.12本章小結(jié)32
習(xí)題32
第3章二進(jìn)制與邏輯電路34
3.1計(jì)算機(jī)中數(shù)的表示34
3.2MOS管工作原理37
3.3MOS基本工藝40
3.4邏輯電路44
3.5CMOS電路的延遲47
3.6Verilog語言49
3.7本章小結(jié)52
習(xí)題52目錄計(jì)算機(jī)體系結(jié)構(gòu)（第2版）第4章指令系統(tǒng)結(jié)構(gòu)55
4.1指令系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)原則55
4.2影響指令系統(tǒng)結(jié)構(gòu)設(shè)計(jì)的因素56
4.3指令系統(tǒng)的分類58
4.4指令系統(tǒng)的組成部分60
4.5RISC指令系統(tǒng)結(jié)構(gòu)62
4.6RISC的發(fā)展歷史64
4.7不同RISC指令系統(tǒng)結(jié)構(gòu)的比較65
4.8本章小結(jié)71
習(xí)題71
第5章靜態(tài)流水線73
5.1數(shù)據(jù)通路設(shè)計(jì)74
5.2控制邏輯設(shè)計(jì)76
5.3時(shí)序78
5.4流水線技術(shù)79
5.5指令相關(guān)和流水線沖突83
5.6流水線的前遞技術(shù)86
5.7流水線和例外89
5.8多功能部件與多拍操作90
5.9本章小結(jié)93
習(xí)題93
第6章動(dòng)態(tài)流水線102
6.1影響流水線效率的因素102
6.2指令調(diào)度技術(shù)103
6.3動(dòng)態(tài)調(diào)度原理106
6.4Tomasulo算法109
6.5例外與動(dòng)態(tài)流水線114
6.6本章小結(jié)122
習(xí)題123
第7章多發(fā)射數(shù)據(jù)通路127
7.1指令級(jí)并行技術(shù)127
7.2保留站的組織128
7.3保留站和寄存器的關(guān)系131
7.4重命名寄存器的組織133
7.5亂序執(zhí)行的流水線通路137
7.6多發(fā)射結(jié)構(gòu)139
7.7龍芯2號(hào)多發(fā)射結(jié)構(gòu)簡介140
7.8本章小結(jié)142
習(xí)題143
第8章轉(zhuǎn)移預(yù)測(cè)146
8.1轉(zhuǎn)移指令146
8.2程序的轉(zhuǎn)移行為148
8.3軟件方法解決控制相關(guān)151
8.4硬件轉(zhuǎn)移預(yù)測(cè)技術(shù)155
8.5一些典型商用處理器的分支預(yù)測(cè)機(jī)制162
8.6本章小結(jié)164
習(xí)題164
第9章功能部件167
9.1定點(diǎn)補(bǔ)碼加法器167
9.2龍芯1號(hào)的ALU設(shè)計(jì)172
9.3定點(diǎn)補(bǔ)碼乘法器176
9.4本章小結(jié)183
習(xí)題183
第10章高速緩存185
10.1存儲(chǔ)層次185
10.2cache結(jié)構(gòu)187
10.3cache性能和優(yōu)化191
10.4常見處理器的存儲(chǔ)層次199
10.5本章小結(jié)201
習(xí)題202
第11章存儲(chǔ)管理204
11.1虛擬存儲(chǔ)的基本原理204
11.2MIPS處理器對(duì)虛存系統(tǒng)的支持207
11.3Linux操作系統(tǒng)的存儲(chǔ)管理210
11.4TLB的性能分析和優(yōu)化215
11.5本章小結(jié)217
習(xí)題217
第12章多處理器系統(tǒng)219
12.1共享存儲(chǔ)與消息傳遞系統(tǒng)219
12.2常見的共享存儲(chǔ)系統(tǒng)223
12.3共享存儲(chǔ)系統(tǒng)的指令相關(guān)225
12.4共享存儲(chǔ)系統(tǒng)的訪存事件次序228
12.5存儲(chǔ)一致性模型229
12.6cache一致性協(xié)議233
12.7本章小結(jié)238
習(xí)題238
第13章實(shí)踐是最好的課堂240
13.1龍芯處理器簡介240
13.2硅是檢驗(yàn)結(jié)構(gòu)設(shè)計(jì)的唯一標(biāo)準(zhǔn)244
13.3設(shè)計(jì)要統(tǒng)籌兼顧251
13.4設(shè)計(jì)要重點(diǎn)突出257
13.5皮體系結(jié)構(gòu)設(shè)計(jì)260
13.6本章小結(jié)261
參考文獻(xiàn)262
后記265