极品少妇xxxx,久久99热只有频精品6狠狠,久久精品国产精品亚洲精品

^{<ruby id="1e1lu"><big id="1e1lu"></big></ruby>}

2019-10-30 10:08 來源：京東作者：京東

高等學校電子信息類專業(yè)十二五規(guī)劃教材：Verilog程序設計與EDA

編輯推薦:　　《高等學校電子信息類專業(yè)十二五規(guī)劃教材：Verilog程序設計與EDA》從初學者的角度出發(fā)，循序漸進地介紹了Verilog HDL程序設計與EDA應用，將基本概念、難點疑點分散到各章、各節(jié)，甚至貫穿于例題、實例的注釋中，以便讀者輕松學習，逐步消化。本書相關內容來自教學與科研實踐，能使讀者快速掌握Verilog HDL語言的實質，并能應用其設計實現各種現代數字電路與系統(tǒng)。

內容簡介:　　《高等學校電子信息類專業(yè)十二五規(guī)劃教材：Verilog程序設計與EDA》除緒論外共分9章，主要內容包括：Verilog HDL的基本結構與描述方式、Verilo HDL 的基本要素、Verilog HDL的基本語句、組合電路設計、時序電路設計、仿真測試程序設計、組合電路設計實例、時序電路設計實例、EDA開發(fā)軟件等。書中選用了相當數量的例題、實例，便于讀者聯系實際，舉一反三，學習運用。本書可作為高等學校通信、電子工程、自動控制、工業(yè)自動化、檢測技術及電子技術應用等相關電類專業(yè)本科和?？粕鶹erilog HDL、EDA課程的教材和教學參考書，也可作為相關工程技術人員的學習參考書。

作者簡介:

目錄:緒論
0.1 關于VerilogHDL
0.2 關于EDA
第1章 VerilogHDL的基本結構與描述方式
1.1 基本結構
1.2 描述方式
思考與習題
第2章 VerilogHDL的基本要素
2.1 標識符（identifier）
2.2 格式與注釋
2.3 數據
2.4 數據類型
2.5 操作符
2.6 系統(tǒng)函數和系統(tǒng)任務
2.7 編譯預處理指令
思考與習題
第3章 VerilogHDL的基本語句
3.1 賦值語句
3.2 塊語句
3.3 條件語句
3.4 循環(huán)語句
3.5 結構說明語句
3.6 行為描述語句
3.7 內置門語句
3.8 內置開關語句
3.9 用戶定義原語UDP
3.10 force強迫賦值語句
3.11 specify延遲說明塊
3.12 關于verilog-2001新增的一些特性
3.13 關于Verilog-2005
思考與習題
第4章組合電路設計
4.1 簡單組臺電路設計
4.2 復雜組合電路設計
思考與習題
第5章時序電路設計
5.1 簡單時序電路設計
5.2 復雜時序電路設計
思考與習題
第6章仿真測試程序設計
6.1 用VerilogHDL設計仿真測試程序
6.2 用ABEL-HDL設計仿真測試向量
思考與習題
第7章組合電路設計實例
7.1 編碼器
7.2 譯碼器
7.3 數據選擇器
7.4 數據分配器
7.5 數值比較器
思考與習題
第8章時序電路設計實例
8.1 序列檢測器
8.2 脈沖分配器
8.3 8路搶答器
8.4 數字跑表
8.5 交通燈控制系統(tǒng)
8.6 以2遞增的變模計數器
8.7 定時器的Verilog編程實現
8.8 ATM信元的接收及空信元的檢測系統(tǒng)
8.9 點陣漢字顯示系統(tǒng)
思考與習題
第9章 EDA開發(fā)軟件
9.1 Xilinx公司的EDA開發(fā)軟件
9.2 Lattice公司的EDA開發(fā)軟件
思考與習題
附錄1 Verilog關鍵字
附錄2 Nexys3DDigilent技術支持
附錄3 Nexys3開發(fā)板
參考文獻

相關商品