編輯推薦:

內(nèi)容簡介:本書根據(jù)以提高工程設(shè)計能力為目的，深入淺出的對EDA技術(shù)、VHDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識做了系統(tǒng)和完整的介紹，使讀者通過本書的學習與實驗，能初步了解和掌握EDA的基本內(nèi)容及實用技術(shù)。本書包括EDA的基本知識、常用EDA工具的使用方法和目標器件的結(jié)構(gòu)原理、以向?qū)问胶蛯嵗秊橹鞯姆椒ń榻B多種不同的設(shè)計方法、對VHDL的設(shè)計優(yōu)化以及基于EDA技術(shù)的典型設(shè)計項目。各章都安排了習題和針對性較強的實驗與設(shè)計。書中例舉的大部分VHDL設(shè)計實例和試驗實現(xiàn)EDA工具平臺是Vivado集成開發(fā)環(huán)境，硬件平臺是Basys3Artix—7FPGA開發(fā)平臺。并在EDA實驗系統(tǒng)上通過硬件測試。本書可作為高等院校電子工程、通信、工業(yè)自動化、計算機應(yīng)用技術(shù)、儀器儀表、數(shù)字信號或圖像處理等學科的本科生或研究生的電子設(shè)計、EDA技術(shù)課程和VHDL硬件描述語言的教材及實驗指導(dǎo)書，同時也可以作為相關(guān)專業(yè)人員的自學參考書。

作者簡介:

目錄:前　言
第１ 章　緒論 １
１. １?。牛模?技術(shù)概要 １
１. １. １?。牛模?技術(shù)的含義 １
１. １. ２　ＥＤＡ 技術(shù)的發(fā)展歷程 １
１. １. ３?。牛模?的基本特征 ３
１. １. ４　ＥＤＡ 技術(shù)的優(yōu)勢 ５
１. ２?。牛模?技術(shù)的實現(xiàn)目標 ７
１. ３　硬件描述語言 ８
１. ３. １?。郑龋模?８
１. ３. ２?。郑澹颍椋欤铮?ＨＤＬ ９
１. ３. ３?。郑龋模?和Ｖｅｒｉｌｏｇ ＨＤＬ 的比較 ９
１. ４　常用的ＥＤＡ 工具 １０
１. ４. １　設(shè)計輸入編輯器 １１
１. ４. ２　綜合器 １１
１. ４. ３　仿真器 １３
１. ４. ４　適配器 １３
１. ４. ５　編程下載 １４
１. ５?。牛模?的工程設(shè)計流程 １４
１. ６　Ｖｉｖａｄｏ 概述 １７
１. ７?。牛模?技術(shù)的發(fā)展趨勢 １７
本章小結(jié) １９
習題 １９
第２ 章?。茫校蹋?與ＦＰＧＡ 的結(jié)構(gòu)原理 ２０
２. １?。校蹋?概述 ２０
２. １. １?。校蹋?入門 ２０
２. １. ２　常見的ＰＬＤ ２１
２. １. ３?。校蹋?的優(yōu)點 ２２
２. １. ４　ＰＬＤ 的發(fā)展趨勢 ２３
２. ２　簡單ＰＬＤ 的結(jié)構(gòu)原理 ２４
２. ２. １　邏輯符號表示方法 ２５
２. ２. ２?。校遥希?的結(jié)構(gòu)原理 ２５
２. ２. ３　ＰＬＡ 的結(jié)構(gòu)原理 ２６
２. ２. ４?。校粒?的結(jié)構(gòu)原理 ２６
２. ２. ５　ＧＡＬ 的結(jié)構(gòu)原理 ３１
２. ３?。茫校蹋?的結(jié)構(gòu)原理 ３５
２. ３. １　ＣＰＬＤ 的基本結(jié)構(gòu) ３５
２. ３. ２　基于乘積項的可編程邏輯器件 ３６
２. ４?。疲校牵?的結(jié)構(gòu)原理 ３９
２. ４. １　查找表型ＦＰＧＡ 的邏輯結(jié)構(gòu) ４１
２. ４. ２?。兀椋欤椋睿?公司７ 系列ＦＰＧＡ 簡介 ４３
２. ４. ３?。疲校牵?與ＣＰＬＤ 的區(qū)別 ４７
２. ５　硬件測試 ４８
２. ６?。茫校蹋? ＦＰＧＡ 的編程與配置 ４９
２. ７?。拢幔螅螅?開發(fā)板介紹 ５０
２. ７. １　電源電路 ５１
２. ７. ２?。蹋牛?燈電路和數(shù)碼管電路 ５１
２. ７. ３　按鍵電路和撥碼開關(guān)電路 ５２
２. ７. ４　ＶＧＡ 顯示電路和Ｉ/ Ｏ 擴展電路 ５３
本章小結(jié) ５３
習題 ５４
第３ 章　ＶＨＤＬ 入門基礎(chǔ) ５５
３. １?。郑龋模?的基本結(jié)構(gòu) ５５
３. １. １　實體 ５６
３. １. ２　結(jié)構(gòu)體 ５７
３. １. ３　庫、程序包和配置 ５７
３. ２　ＶＨＤＬ 的文字規(guī)則 ５９
３. ２. １　數(shù)字型文字 ６０
３. ２. ２　字符串型文字 ６０
３. ２. ３　標識符 ６０
３. ２. ４　下標 ６１
３. ３?。郑龋模?的數(shù)據(jù)對象 ６２
３. ３. １　常數(shù) ６２
３. ３. ２　變量 ６２
３. ３. ３　信號 ６２
３. ３. ４　文件 ６３
３. ４?。郑龋模?的數(shù)據(jù)類型 ６３
３. ４. １?。郑龋模?預(yù)定義數(shù)據(jù)類型 ６４
３. ４. ２　用戶自定義數(shù)據(jù)類型 ６７
３. ４. ３　數(shù)據(jù)類型間的轉(zhuǎn)換 ６８
Ⅵ
３. ５　ＶＨＤＬ 的操作符 ６９
３. ６?。郑龋模?預(yù)定義屬性 ７３
本章小結(jié) ７５
習題 ７６
第４ 章　ＶＨＤＬ 硬件描述語言 ７７
４. １　進程語句 ７７
４. ２　賦值語句 ７８
４. ３　順序描述語句 ８０
４. ３. １　ＩＦ 語句 ８０
４. ３. ２?。茫粒樱?語句 ８２
４. ３. ３　ＬＯＯＰ 語句 ８３
４. ３. ４?。危牛兀?語句和ＥＸＩＴ 語句 ８４
４. ３. ５　ＷＡＩＴ 語句 ８５
４. ３. ６?。遥牛裕眨遥?語句 ８６
４. ３. ７　ＮＵＬＬ 語句 ８７
４. ４　元件例化語句 ８７
４. ５　生成語句 ９０
４. ６　塊語句 ９１
４. ７　程序包和配置 ９３
４. ７. １　程序包 ９３
４. ７. ２　配置 ９４
４. ８　子程序 ９５
４. ８. １　過程 ９６
４. ８. ２　函數(shù) ９７
４. ９　其他語句 ９９
４. １０　常用設(shè)計舉例 １００
４. １０. １　結(jié)構(gòu)體的三種描述方式 １００
４. １０. ２　組合邏輯電路設(shè)計 １０２
４. １０. ３　時序邏輯電路設(shè)計 １０７
本章小結(jié) １１３
習題 １１３
第５ 章　有限狀態(tài)機設(shè)計 １１４
５. １　概述 １１４
５. １. １　狀態(tài)機的特點 １１４
５. １. ２　狀態(tài)機的分類 １１５
５. ２?。郑龋模?狀態(tài)機的一般形式 １１６
５. ２. １　一般狀態(tài)機的結(jié)構(gòu) １１６
５. ２. ２　狀態(tài)機的設(shè)計流程 １１８
５. ２. ３　狀態(tài)機的狀態(tài)轉(zhuǎn)移圖描述 １１８
５. ２. ４　狀態(tài)機的狀態(tài)說明部分 １１９
５. ３?。停铮铮颍?型狀態(tài)機的設(shè)計 １２０
５. ３. １　單進程Ｍｏｏｒｅ 型狀態(tài)機 １２０
５. ３. ２　多進程Ｍｏｏｒｅ 型狀態(tài)機 １２２
５. ４?。停澹幔欤?型狀態(tài)機的設(shè)計 １２５
５. ５　狀態(tài)編碼 １２７
５. ５. １　順序編碼 １２７
５. ５. ２　枚舉類型編碼 １２８
５. ５. ３　狀態(tài)位直接輸出型編碼 １２８
５. ５. ４　一位熱碼編碼 １２９
５. ６　安全狀態(tài)機設(shè)計 １２９
５. ６. １　程序直接導(dǎo)引法 １２９
５. ６. ２　狀態(tài)編碼檢測法 １３０
本章小結(jié) １３０
習題 １３０
第６ 章?。郑龋模?優(yōu)化設(shè)計 １３２
６. １　資源優(yōu)化 １３２
６. １. １