編輯推薦:

內(nèi)容簡介:　　《計算機組成與系統(tǒng)結(jié)構(gòu)（第2版）/21世紀大學本科計算機專業(yè)系列教材》主要介紹計算機組成與系統(tǒng)結(jié)構(gòu)涉及的相關(guān)概念、理論和技術(shù)內(nèi)容，主要包括指令集體系結(jié)構(gòu)、數(shù)據(jù)的表示和存儲，以及實現(xiàn)指令集體系結(jié)構(gòu)的計算機各部件的內(nèi)部工作原理、組成結(jié)構(gòu)及其相互連接關(guān)系。全書共9章：第1章對計算機系統(tǒng)及其性能評價進行概述性介紹，第2.3章主要介紹數(shù)據(jù)的機器級表示、運算以及運算部件的結(jié)構(gòu)與設計，第4～6章介紹指令系統(tǒng)以及各種CPU設計技術(shù)，第7章主要介紹包含主存、cache和虛擬存儲器在內(nèi)的存儲器分層體系結(jié)構(gòu)，第8章介紹總線互連以及輸入輸出系統(tǒng)，第9章介紹并行處理計算系統(tǒng)的基本硬件結(jié)構(gòu)和并行程序設計編程模型。

作者簡介:

目錄:第1章 計算機系統(tǒng)概述
1．1 計算機的發(fā)展歷程
1．1．1 通用電子計算機的誕生
1．1．2 第一代計算機
1．1．3 第二代計算機
1．1．4 第三代計算機
1．1．5 第四代計算機
1．2 計算機系統(tǒng)的基本組成
1．2．1 計算機硬件
1．2．2 計算機軟件
1．3 計算機系統(tǒng)的層次結(jié)構(gòu)
1．3．1 計算機系統(tǒng)抽象層的轉(zhuǎn)換
1．3．2 計算機系統(tǒng)的不同用戶
1．4 程序開發(fā)與執(zhí)行過程
1．4．1 從源程序到可執(zhí)行程序
1．4．2 可執(zhí)行文件的啟動和執(zhí)行
1．4．3 程序與指令的關(guān)系
1．4．4 指令的執(zhí)行過程
1．5 計算機系統(tǒng)性能評價
1．5．1 計算機性能的定義
1．5．2 計算機性能的測試
1．5．3 用指令執(zhí)行速度進行性能評估
1．5．4 用基準程序進行性能評估
1．6 本章小結(jié)
習題

第2章 數(shù)據(jù)的機器級表示
2．1 數(shù)制和編碼
2．1．1 信息的二進制編碼
2．1．2 進位記數(shù)制
2．1．3 定點與浮點表示
2．1．4 定點數(shù)的編碼表示
2．2 整數(shù)的表示
2．2．1 無符號整數(shù)的表示
2．2．2 帶符號整數(shù)的表示
2．2．3 C語言中的整數(shù)類型
2．3 實數(shù)的表示
2．3．1 浮點數(shù)的表示格式
2．3．2 浮點數(shù)的規(guī)格化
2．3．3 IEEE754浮點數(shù)標準
2．3．4 C語言中的浮點數(shù)類型
2．4 十進制數(shù)的表示
2．4．1 用ASCII碼字符表示
2．4．2 用BCD碼表示
2．5 非數(shù)值數(shù)據(jù)的編碼表示
2．5．1 邏輯值
2．5．2 西文字符
2．5．3 漢字字符
2．6 數(shù)據(jù)的寬度和存儲
2．6．1 數(shù)據(jù)的寬度和單位
2．6．2 數(shù)據(jù)的存儲和排列順序
2．7 數(shù)據(jù)校驗碼
2．7．1 奇偶校驗碼
2．7．2 海明校驗碼
2．7．3 循環(huán)冗余校驗碼
2．8 本章小結(jié)
習題

第3章 運算方法和運算部件
3．1 高級語言和機器指令中的運算
3．1．1 C程序中涉及的運算
3．1．2 MIPS指令中涉及的運算
3．2 基本運算部件
3．2．1 串行進位加法器
3．2．2 并行進位加法器
3．2．3 帶標志加法器
3．2．4 算術(shù)邏輯部件
3．3 定點數(shù)運算
3．3．1 補碼加減運算
3．3．2 原碼加減運算
3．3．3 移碼加減運算
3．3．4 原碼乘法運算
3．3．5 補碼乘法運算
3．3．6 快速乘法器
3．3．7 原碼除法運算
3．3．8 補碼除法運算
3．4 浮點數(shù)運算
3．4．1 浮點數(shù)加減運算
3．4．2 浮點數(shù)乘除運算
3．5 運算部件的組成
3．5．1 定點運算部件
3．5．2 浮點運算部件
3．6 本章小結(jié)
習題

第4章 指令系統(tǒng)
4．1 指令格式設計
4．1．1 指令地址碼的個數(shù)
4．1．2 指令格式設計原則
4．2 指令系統(tǒng)設計
4．2．1 基本設計問題
4．2．2 操作數(shù)類型
4．2．3 尋址方式
4．2．4 操作類型
4．2．5 操作碼編碼
4．2．6 標志信息的生成與使用
4．2．7 指令系統(tǒng)設計風格
4．3 指令系統(tǒng)實例“
4．3．1 IA-32指令系統(tǒng)
4．3．2 ARM指令系統(tǒng)
4．4 程序的機器級表示
4．4．1 MIPS匯編語言和機器語言
4．4．2 選擇結(jié)構(gòu)的機器代碼表示
4．4．3 循環(huán)結(jié)構(gòu)的機器代碼表示
4．4．4 過程調(diào)用的機器代碼表示
4．5 本章小結(jié)
習題

第5章 中央處理器
5．1 CPU概述
5．1．1 指令執(zhí)行過程
5．1．2 CPU的基本功能和基本組成
5．1．3 數(shù)據(jù)通路的基本結(jié)構(gòu)
5．2 單周期處理器設計
5．2．1 指令功能的描述
5．2．2 數(shù)據(jù)通路的設計
5．2．3 控制邏輯單元的設計
5．2．4 時鐘周期的確定
5．3 多周期處理器設計
5．3．1 信號競爭問題
5．3．2 指令執(zhí)行狀態(tài)分析
5．3．3 硬連線路控制器設計
5．4 微程序控制器設計
5．4．1 微程序控制器的結(jié)構(gòu)
5．4．2 微命令編碼
5．4．3 微指令地址的確定
5．5 異常和中斷處理
5．5．1 基本概念
5．5．2 異常處理過程
5．5．3 帶異常處理的處理器設計
5．6 本章小結(jié)
習題

第6章 指令流水線
6．1 流水線概述
6．1．1 流水線的執(zhí)行效率
6．1．2 適合流水線的指令集特征
6．2 流水線處理器的實現(xiàn)
6．2．1 每條指令的流水段分析
6．2．2 流水線數(shù)據(jù)通路的設計
6．2．3 流水線控制器的設計
6．3 流水線冒險及其處理
6．3．1 結(jié)構(gòu)冒險
6．3．2 數(shù)據(jù)冒險
6．3．3 控制冒險
6．4 高級流水線技術(shù)
6．4．1 靜態(tài)多發(fā)射處理器
6．4．2 動態(tài)多發(fā)射處理器
6．4．3 Pentium4處理器的流水線結(jié)構(gòu)
6．5 本章小結(jié)
習題
……
第7章 存儲器分層體系結(jié)構(gòu)
第8章 互連及輸入輸出組織
第9章 并行處理系統(tǒng)
參考文獻