編輯推薦:　　在借鑒國(guó)內(nèi)教材優(yōu)點(diǎn)的基礎(chǔ)上，對(duì)傳統(tǒng)教學(xué)內(nèi)容進(jìn)行了精選與整合，增加了EDA等現(xiàn)代數(shù)字電子技術(shù)的比重。
　　在保證基礎(chǔ)的前提下，更新課程內(nèi)容，介紹了當(dāng)代先進(jìn)的電子技術(shù)知識(shí)，并重點(diǎn)介紹
　　了典型電路的邏輯功能、外特性和應(yīng)用，突出了數(shù)字集成電路的應(yīng)用和EDA技術(shù)。

內(nèi)容簡(jiǎn)介:　　《數(shù)字電子技術(shù)基礎(chǔ)/高等學(xué)校應(yīng)用型特色規(guī)劃教材》緊緊圍繞數(shù)字信號(hào)的產(chǎn)生、變換、處理、邏輯運(yùn)算、存儲(chǔ)等內(nèi)容進(jìn)行講解，具體內(nèi)容包括：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器與可編程邏輯器件、脈沖波形的變換與產(chǎn)生、數(shù)／模與模／數(shù)轉(zhuǎn)換器以及數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化EDA等?！稊?shù)字電子技術(shù)基礎(chǔ)/高等學(xué)校應(yīng)用型特色規(guī)劃教材》在編寫上概念清晰，內(nèi)容先進(jìn)、實(shí)用，淡化內(nèi)部電路的分析計(jì)算，突出實(shí)際電路的應(yīng)用，引入數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化EDA技術(shù)，并給出了若干典型數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例。為便于讀者學(xué)習(xí)，每章都給出了習(xí)題，參考答案可在清華大學(xué)出版社網(wǎng)站下載。
　　《數(shù)字電子技術(shù)基礎(chǔ)/高等學(xué)校應(yīng)用型特色規(guī)劃教材》既可作為高等學(xué)校電氣信息、電子信息類各專業(yè)數(shù)字電子技術(shù)基礎(chǔ)課程的教材，也可作為工程技術(shù)人員的參考書。

作者簡(jiǎn)介:

目錄:第1章 數(shù)字邏輯基礎(chǔ)
1.1 幾種常用的數(shù)制
1.2 數(shù)制之間的相互轉(zhuǎn)換
1.2.1 十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)
1.2.2 二進(jìn)制數(shù)、十六進(jìn)制數(shù)和八進(jìn)制數(shù)之間的轉(zhuǎn)換
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.1 無符號(hào)二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.2 帶符號(hào)二進(jìn)制數(shù)的減法運(yùn)算
1.4 二進(jìn)制代碼
1.4.1 二一十進(jìn)制碼
1.4.2 格雷碼
1.4.3 ASCII碼
1.5 二值邏輯變量與基本邏輯運(yùn)算
1.6 邏輯代數(shù)基礎(chǔ)
1.6.1 邏輯代數(shù)的基本定律和公式
1.6.2 邏輯代數(shù)的基本規(guī)則
1.7 邏輯函數(shù)的表示方法
1.8 邏輯函數(shù)的化簡(jiǎn)和變換
1.8.1 邏輯函數(shù)的公式化簡(jiǎn)法
1.8.2 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
1.8.3 多個(gè)邏輯函數(shù)的整體化簡(jiǎn)法
本章小結(jié)
習(xí)題

第2章 邏輯門電路
2.1 概述
2.1.1 數(shù)字集成電路簡(jiǎn)介
2.1.2 正邏輯與負(fù)邏輯
2.1.3 標(biāo)準(zhǔn)高低電平的規(guī)定
2.2 分立元件基本邏輯門電路
2.2.1 二極管的開關(guān)特性
2.2.2 二極管與門電路
2.2.3 二極管或門電路
2.2.4 晶體管的開關(guān)特性
2.2.5 晶體管非門電路
2.3 TTL邏輯門電路
2.3.1 TTL非門的基本電路
2.3.2 TTL非門的外部特性與主要參數(shù)
2.3.3 其他類型的TTL門電路
2.4 CMOS邏輯門電路
2.4.1 MOS管的開關(guān)特性
2.4.2 CMOS非門的基本電路
2.4.3 CMOS非門的外部特性與主要參數(shù)
2.4.4 其他類型的CMOS門電路
2.5 砷化鎵邏輯門電路
2.6 各種門電路之間的接口問題
2.6.1 TTL與CMOS器件之間的接口
2.6.2 TTL和CMOS電路帶負(fù)載時(shí)的接口問題
2.6.3 門電路多余輸入端的處理
本章小結(jié)
習(xí)題

第3章 組合邏輯電路
3.1 組合邏輯電路的分析
3.2 組合邏輯電路的設(shè)計(jì)
3.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
3.3.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的原因
3.3.2 檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法
3.3.3 消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法
3.4 幾種常用的組合邏輯電路
3.4.1 加法器
3.4.2 數(shù)值比較器
3.4.3 數(shù)據(jù)選擇器
3.4.4 編碼器
3.4.5 譯碼器
本章小結(jié)
習(xí)題

第4章 觸發(fā)器
4.1 RS鎖存器
4.1.1 RS鎖存器的電路結(jié)構(gòu)
4.1.2 工作原理及邏輯功能
4.2 電平觸發(fā)的觸發(fā)器
4.2.1 電路結(jié)構(gòu)
4.2.2 工作原理及邏輯功能
4.2.3 電平觸發(fā)D觸發(fā)器
4.2.4 電平觸發(fā)方式的工作特點(diǎn)
4.3 主從觸發(fā)器
4.3.1 主從RS觸發(fā)器
4.3.2 主從JK觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 CMOS傳輸門構(gòu)成的邊尚D觸發(fā)器
4.4.2 維持阻塞邊沿D觸發(fā)器
4.4.3 利用門電路傳輸延遲時(shí)間的邊沿JK觸發(fā)器
4.5 觸發(fā)器的邏輯功能及相互轉(zhuǎn)換
4.5.1 觸發(fā)器邏輯功能分類
4.5.2 觸發(fā)器功能轉(zhuǎn)換
4.5.3 觸發(fā)器的電氣特性
本章小結(jié)
習(xí)題

第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路概述
5.1.1 時(shí)序邏輯電路的模型
5.1.2 時(shí)序邏輯電路的分類
5.1.3 時(shí)序邏輯電路的功能描述
5.2 同步時(shí)序邏輯電路的分析
5.2.1 分析同步時(shí)序邏輯電路的一般步驟
5.2.2 同步時(shí)序邏輯電路分析舉例
5.3 同步時(shí)序邏輯電路的設(shè)計(jì)
5.3.1 設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟
5.3.2 同步時(shí)序邏輯電路設(shè)計(jì)舉例
5.4 異步時(shí)序邏輯電路的分析
5.5 寄存器和移位寄存器
5.5.1 寄存器
5.5.2 移位寄存器
5.5.3 移位寄存器的應(yīng)用
5.6 計(jì)數(shù)器
5.6.1 異步計(jì)數(shù)器
5.6.2 同步計(jì)數(shù)器
5.6.3 集成計(jì)數(shù)器
本章小結(jié)
習(xí)題

第6章 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件
6.1 半導(dǎo)體存儲(chǔ)器
6.1.1 只讀存儲(chǔ)器
6.1.2 靜態(tài)隨機(jī)存儲(chǔ)器
6.1.3 動(dòng)態(tài)隨機(jī)存儲(chǔ)器
6.1.4 存儲(chǔ)器的擴(kuò)展
6.2 可編程邏輯器件
6.2.1 PLD的發(fā)展
6.2.2 PLD的分類
6.2.3 PLD的結(jié)構(gòu)原理
6.2.4 低密度PLD的結(jié)構(gòu)原理
6.2.5 CPLD的結(jié)構(gòu)原理
6.2.6 FPGA的結(jié)構(gòu)原理
本章小結(jié)
習(xí)題

第7章 脈沖波形的變換與產(chǎn)生
7.1 脈沖電路與脈沖信號(hào)概述
7.2 單穩(wěn)態(tài)觸發(fā)器
7.2.1 CMOS門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
……
第8章 數(shù)／模與模／數(shù)轉(zhuǎn)換器
第9章 數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化EDA