編輯推薦:　　

本書第一版于2010年出版后，得到了廣大讀者的良好反饋。鑒于集成電路設(shè)計技術(shù)的快速發(fā)展，有必要更新集成電路設(shè)計發(fā)展的新動態(tài)，同時根據(jù)作者授課過程中的體會，以及讀者的建議，作者對第一版內(nèi)容進行了調(diào)整，形成了本書的第二版。
　　

  

作者擁有多年的教學(xué)和科研經(jīng)驗，她針對產(chǎn)業(yè)需求，以準確精煉的語言，深入淺出、重點突出，為讀者提供了通俗易懂的集成電路設(shè)計所需的半導(dǎo)體基礎(chǔ)理論、設(shè)計全流程以及流片制造、封裝測試等諸多環(huán)節(jié)的內(nèi)容。

  

??
　　

內(nèi)容簡介:　　

    本書是集成電路領(lǐng)域相關(guān)專業(yè)的一本入門教材，主要介紹與集成電路設(shè)計相關(guān)的基礎(chǔ)知識。全書共分10章，以集成電路設(shè)計為核心，全面介紹現(xiàn)代集成電路技術(shù)。內(nèi)容主要包括半導(dǎo)體材料與器件物理、集成電路制造技術(shù)、典型數(shù)字模擬集成電路、現(xiàn)代集成電路設(shè)計技術(shù)與方法學(xué)、芯片的封裝與測試等方面的知識。本書主要涉及采用硅襯底、CMOS工藝制造的集成電路芯片技術(shù)，同時，簡單介紹集成電路發(fā)展的趨勢。 本書可作為高等院校集成電路、微電子、電子、通信與信息等專業(yè)高年級本科生和碩士研究生的教材或相關(guān)領(lǐng)域從業(yè)人員的參考書籍。

作者簡介:

??    羅萍，分別于1990年、1993年獲重慶大學(xué)自動控制專業(yè)工學(xué)學(xué)士學(xué)位、工業(yè)自動化工學(xué)碩士學(xué)位，2004年獲電子科技大學(xué)電路與系統(tǒng)專業(yè)工學(xué)博士學(xué)位。1993年—2000年在電子科技大學(xué)從事電氣工程及其自動化方面的教學(xué)與科研工作，2001年至今在電子科技大學(xué)從事微電子科學(xué)與技術(shù)方面的科研與教學(xué)工作，主要研究方向為功率集成電路的設(shè)計與系統(tǒng)應(yīng)用。其間，2002年8月—2003年2月作為訪問學(xué)者赴美國佐治亞理工學(xué)院學(xué)習(xí)，主要學(xué)習(xí)模擬集成電路的分析與設(shè)計；2006年3月—2006年6月赴比利時校際微電子研究中心（IMEC）參加了全國模擬集成電路骨干教師培訓(xùn)班的學(xué)習(xí)。先后指導(dǎo)碩士研究生50余名，主持和參與過包括國家重大專項/國家自然科學(xué)基金項目/國家863項目/省、部預(yù)研項目、基金項目/與境內(nèi)外企業(yè)的橫向合作項目約30項，在國內(nèi)外核心期刊和IEEE等學(xué)術(shù)會議上發(fā)表論文30余篇，申請中國發(fā)明專利11項、實用新型專利3項，已獲授權(quán)6項。目前主要從事數(shù)字輔助功率集成技術(shù)及用于節(jié)能系統(tǒng)的功率驅(qū)動芯片與系統(tǒng)的設(shè)計研究工作。??

目錄:

第1章緒論

1.1集成電路的基本概念

1.1.1集成電路的定義

1.1.2集成電路的發(fā)展史

1.1.3集成電路的分類

1.2集成電路的設(shè)計與制造流程

1.2.1集成電路的設(shè)計流程

1.2.2集成電路制造的基本步驟

1.2.3集成電路工藝技術(shù)水平衡量指標

1.3集成電路的發(fā)展趨勢

1.3.1國際集成電路的發(fā)展趨勢

1.3.2我國集成電路的發(fā)展

復(fù)習(xí)題

參考文獻

第2章集成電路制造

2.1集成電路制造的基本要素

2.1.1集成電路制造的基本要求

2.1.2標準生產(chǎn)線的幾大要素

2.2主要制造工藝

2.2.1集成電路制造的基本流程

2.2.2制造集成電路的材料

2.2.3硅片制備

2.2.4氧化

2.2.5淀積

2.2.6光刻

2.2.7刻蝕

2.2.8離子注入

2.3CMOS工藝流程

2.3.1基本工藝流程

2.3.2閂鎖效應(yīng)及其預(yù)防措施

復(fù)習(xí)題

參考文獻

第3章MOSFET

3.1MOSFET的結(jié)構(gòu)與特性

3.1.1MOSFET結(jié)構(gòu)

3.1.2MOSFET電流電壓特性

3.1.3MOSFET開關(guān)特性

3.2短溝道效應(yīng)

3.2.1載流子速率飽和及其影響

3.2.2閾值電壓的短溝道效應(yīng)

3.2.3遷移率退化效應(yīng)

3.3按比例縮小理論

3.4MOSFET電容

3.5MOS器件小信號模型

3.6MOS器件SPICE模型

3.6.1LEVEL 1模型

3.6.2LEVEL 2模型

3.6.3LEVEL 3模型

復(fù)習(xí)題

參考文獻

第4章基本數(shù)字集成電路

4.1CMOS反相器

4.1.1CMOS反相器結(jié)構(gòu)與工作原理

4.1.2靜態(tài)特性

4.1.3動態(tài)特性

4.1.4功耗

4.1.5CMOS環(huán)形振蕩電路

4.2典型組合邏輯電路

4.2.1帶耗盡型NMOS負載的MOS邏輯電路

4.2.2CMOS邏輯電路

4.2.3CMOS傳輸門

4.3典型CMOS時序邏輯電路

4.3.1RS鎖存器

4.3.2D鎖存器和邊沿觸發(fā)器

4.3.3施密特觸發(fā)器

4.4扇入扇出

4.5互聯(lián)線電容與延遲

4.6存儲器

4.6.1存儲器的結(jié)構(gòu)與ROM陣列

4.6.2靜態(tài)存儲器SRAM

4.6.3動態(tài)存儲器DRAM

復(fù)習(xí)題

參考文獻

第5章模擬集成電路基礎(chǔ)

5.1模擬集成電路種類及應(yīng)用

5.1.1運算放大器

5.1.2A/D、D/A轉(zhuǎn)換器

5.1.3RF集成電路

5.1.4功率集成電路

5.2單管放大電路

5.2.1共源極放大器

5.2.2共射極放大器

5.2.3共漏極放大器(源隨器)

5.2.4共集電極放大器(射隨器)

5.2.5共柵極放大器

5.2.6共基極放大器

5.3多管放大電路

5.3.1BJT組合放大器

5.3.2MOS串級放大電路

5.3.3差分放大器

5.4電流源和電壓基準源

5.4.1電流源

5.4.2電壓基準源

5.5典型運算放大器

5.6模擬集成電路基本設(shè)計步驟

復(fù)習(xí)題

參考文獻

第6章超大規(guī)模集成電路設(shè)計簡介

6.1超大規(guī)模集成電路設(shè)計內(nèi)容

6.2VLSI設(shè)計方法和需求分析

6.2.1門陣列設(shè)計

6.2.2標準單元設(shè)計

6.2.3全定制設(shè)計

6.3VLSI設(shè)計實現(xiàn)策略

6.4VLSI設(shè)計挑戰(zhàn)

6.4.1集成度不斷增加

6.4.2工藝線寬的縮小

6.4.3集成電路的生產(chǎn)成本

6.4.4成品率與缺陷產(chǎn)品

復(fù)習(xí)題

參考文獻

第7章VLSI的EDA設(shè)計方法

7.1EDA歷史與發(fā)展

7.2VHDL與VerilogHDL

7.2.1硬件描述語言

7.2.2VHDL與VerilogHDL

7.3設(shè)計工具

7.3.1仿真工具

7.3.2綜合工具

7.3.3布局布線工具

7.3.4其他工具

復(fù)習(xí)題

參考文獻

第8章集成電路版圖設(shè)計

8.1版圖設(shè)計規(guī)則

8.1.1版圖設(shè)計規(guī)則分類

8.1.2版圖設(shè)計規(guī)則舉例

8.2全定制版圖設(shè)計

8.3自動布局布線

8.4版圖驗證

復(fù)習(xí)題

參考文獻

第9章測試技術(shù)

9.1芯片測試意義

9.2芯片測試過程

9.2.1測試過程簡介

9.2.2主要測試方法

9.3可測性設(shè)計

9.3.1故障模型

9.3.2邊界掃描測試技術(shù)

9.3.3內(nèi)建自測試技術(shù)

復(fù)習(xí)題

參考文獻

第10章集成電路封裝

10.1集成電路封裝概述

10.1.1封裝的含義

10.1.2封裝的功能

10.1.3封裝工程

10.1.4封裝分類

10.1.5集成電路封裝的發(fā)展歷程

10.2傳統(tǒng)封裝

10.2.1三種封裝形式

10.2.2傳統(tǒng)封裝技術(shù)

10.3新型封裝技術(shù)

10.3.1焊球陣列封裝

10.3.2芯片級封裝

10.3.33D封裝

10.3.4系統(tǒng)封裝

10.3.5多芯片模塊組裝技術(shù)

10.3.6倒裝芯片焊接技術(shù)

10.4總結(jié)與展望

復(fù)習(xí)題

參考文獻