EDA技術(shù)實(shí)用教程：Verilog HDL版（第6版）簡介，目錄書摘
《EDA技術(shù)實(shí)用教程：Verilog HDL版（第6版）》根據(jù)課堂教學(xué)和實(shí)驗(yàn)操作的要求，以提高實(shí)際工程設(shè)計(jì)能力為目的，深入淺出地對(duì)EDA技術(shù)、Verilog HDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識(shí)做了系統(tǒng)和完整的介紹，使讀者通過《EDA技術(shù)實(shí)用教程：Verilog HDL版（第6版）》的學(xué)習(xí)并完成推薦的實(shí)驗(yàn)，能初步了解和掌握EDA的基本內(nèi)容及實(shí)用技術(shù)。
《EDA技術(shù)實(shí)用教程：Verilog HDL版（第6版）》包括EDA的基本知識(shí)、常用EDA工具的使用方法和目標(biāo)器件的結(jié)構(gòu)原理、以向?qū)问胶蛯?shí)例為主的方法介紹的多種不同的設(shè)計(jì)輸入方法、對(duì)Verilog的設(shè)計(jì)優(yōu)化以及基于EDA技術(shù)的典型設(shè)計(jì)項(xiàng)目。各章都安排了習(xí)題或針對(duì)性較強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)。書中列舉的大部分Verilog設(shè)計(jì)實(shí)例和實(shí)驗(yàn)示例實(shí)現(xiàn)的EDA工具平臺(tái)是Quartus 11 13.1／16.1，硬件平臺(tái)是Cyclone 4E／LP系列FPGA，并在EDA實(shí)驗(yàn)系統(tǒng)上通過了硬件測試。
《EDA技術(shù)實(shí)用教程：Verilog HDL版（第6版）》可作為高等院校電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、電子對(duì)抗、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科的本科生或研究生的電子設(shè)計(jì)、EDA技術(shù)課程和Verilog HDL硬件描述語言的教材及實(shí)驗(yàn)指導(dǎo)書，同時(shí)也可作為相關(guān)專業(yè)技術(shù)人員的自學(xué)參考書。
1．1 EDA技術(shù)及其發(fā)展
1．2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)
1．3 硬件描述語言
1．4 HDL綜合
1．5 自頂向下的設(shè)計(jì)技術(shù)
1．6 EDA技術(shù)的優(yōu)勢
1．7 ：EDA設(shè)計(jì)流程
1．7．1 設(shè)計(jì)輸入（原理圖／HDL文本編輯）
1．7．2 綜合
1．7．3 適配
1．7．4 時(shí)序仿真與功能仿真、靜態(tài)時(shí)序分析
1．7．5 編程下載
1．7．6 硬件測試
1．8 ASIC及其設(shè)計(jì)流程
1．8．1 ASIC設(shè)計(jì)簡介
1．8．2 ASIC設(shè)計(jì)一般流程簡述
1．9 常用EDA工具
1．9．1 設(shè)計(jì)輸入編輯器
1．9．2 HDL綜合器
1．9．3 仿真器與時(shí)序分析器
1．9．4 適配器
1．9．5 下載器
1．10 Quartus概述
1．11 IP核
1．12 EDA技術(shù)發(fā)展趨勢管窺
習(xí)題
第2章 FPGA與CPLD的結(jié)構(gòu)原理
2．1 PLD概述
2．1．1 PLD的發(fā)展歷程
2．1．2 PLD分類
2．2 簡單PLD結(jié)構(gòu)原理
2．2．1 邏輯元件符號(hào)表示
2．2．2 PROM結(jié)構(gòu)原理
2．2．3 PLA結(jié)構(gòu)原理
2．2．4 PAL結(jié)構(gòu)原理
2．2．5 GAL結(jié)構(gòu)原理
2．3 CPLD的結(jié)構(gòu)原理
2．4 FPGA的結(jié)構(gòu)原理
2．4．1 查找表邏輯結(jié)構(gòu)
2．4．2 Cyclone 4E／10LP系列器件的結(jié)構(gòu)
2．4．3 Cyclone 10GX系列器件的結(jié)構(gòu)
2．4．4 內(nèi)嵌Flash的FPGA器件
2．5 硬件測試
2．5．1 內(nèi)部邏輯測試
2．5．2 JTAG邊界掃描
2．6 PLD產(chǎn)品概述
2．6．1 Intel（原Altera）公司的PLD器件
2．6．2 Lattice公司的PLD器件
2．6．3 Xilinx公司的PLD器件
2．6．4 MicroChip（原MicroSemi）公司的PLD器件
2．6．5 Intel公司的FPGA配置方式與配置器件
2．6．6 國產(chǎn)FPGA器件
2．7 CPLD／FPGA的編程與配置
2．7．1 CPLD在系統(tǒng)編程
2．7．2 FPGA配置方式
2．7．3 FPGA專用配置器件
2．7．4 使用單片機(jī)配置FPGA
習(xí)題
第3章 組合電路的Verilog設(shè)計(jì)
3．1 半加器電路的Verilog描述
3．2 多路選擇器的Verilog描述
3．2．1 4選1多路選擇器及case語句表述方式
3．2．2 4選1多路選擇器及assign語句表述方式
3．2．3 4選l多路選擇器及條件賦值語句表述方式
3．2．4 4選l多路選擇器及條件語句表述方式
3．3 Verilog加法器設(shè)計(jì)
3．3．1 全加器設(shè)計(jì)及例化語句應(yīng)用
3．3．2 8位加法器設(shè)計(jì)及算術(shù)操作符應(yīng)用
3．3．3 算術(shù)運(yùn)算操作符
3．3．4 BCD碼加法器設(shè)計(jì)
3．4 組合邏輯乘法器設(shè)計(jì)
3．4．1 參數(shù)定義關(guān)鍵詞parameter和localparam
3．4．2 整數(shù)型寄存器類型定義
3．4．3 for語句用法
3．4．4 移位操作符及其用法
3．4．5 兩則乘法器設(shè)計(jì)示例
3．4．6 repeat語句用法
3．4．7 while語句用法
3．4．8 parameter的參數(shù)傳遞功能
3．5 RTL概念
習(xí)題
……
第4章 時(shí)序仿真與硬件實(shí)現(xiàn)
第5章 時(shí)序電路的Verilog設(shè)計(jì)
第6章 宏功能模塊應(yīng)用及相關(guān)語法
第7章 MCU與FPGA片上系統(tǒng)開發(fā)
第8章 Verilog HDL深入
第9章 Verilog Test Bench仿真與時(shí)序分析
第10章 Verilog狀態(tài)機(jī)設(shè)計(jì)技術(shù)
第11章 16位CPU創(chuàng)新設(shè)計(jì)
第12章 Verilog知識(shí)拾遺
附錄 EDA開發(fā)系統(tǒng)及相關(guān)軟硬件
參考文獻(xiàn)
京公網(wǎng)安備 11000002000088號(hào)
